一种多核多芯片数据处理方法、装置、芯片及存储介质与流程

本发明涉及计算机，尤其涉及一种多核多芯片数据处理方法、装置、芯片及存储介质。

背景技术：

1、随着人工智能(artificial intelligence，ai)的发展，传统的计算系统架构已经逐渐转向多核多芯片模式，也即计算系统架构中包括多个芯片，每个芯片中包括多个计算核。

2、现有的多核多芯片架构，在实现计算核同步时，通常需要每个计算核向其它全部计算核发送同步数据，导致计算核同步效率较低，严重影响多核多芯片架构的数据处理性能。

技术实现思路

1、本发明提供了一种多核多芯片数据处理方法、装置、芯片及存储介质，可以提高多核多芯片架构中计算核的同步效率，以及多核多芯片架构的数据处理性能。

2、根据本发明的一方面，提供了一种多核多芯片数据处理方法，应用于多核多芯片中的目标芯片，所述方法包括：

3、接收到计算核同步请求后，通过所述目标芯片中的第一计算核，接收全部第二计算核发送的核同步数据，然后将芯片同步数据发送至剩余各芯片对应的第一计算核；

4、其中，第一计算核为目标芯片中用于进行数据传输的计算核；第二计算核为目标芯片中用于进行数据计算的计算核；

5、检测到全部芯片对应的第一计算核，均接收到所有芯片同步数据后，确定完成片间同步；

6、通过所述第一计算核，向各第二计算核发送核同步数据，如果确定每个第二计算核均收到所述核同步数据，则确定完成片内同步。

7、可选的，在接收到计算核同步请求后，通过所述目标芯片中的第一计算核，接收全部第二计算核发送的核同步数据之前，还包括：

8、获取目标芯片中包括的全部计算核；

9、根据各所述计算核对应的传输性能以及计算性能，在全部计算核中筛选第一计算核以及第二计算核。

10、可选的，所述方法还包括：

11、检测到目标芯片中的目标计算核接收到函数计算请求后，通过所述目标计算核，接收各关联芯片中关联计算核发送的计算数据；

12、通过所述目标计算核，根据所述函数计算请求对计算数据进行处理，并将处理结果发送至各关联计算核。

13、可选的，接收到计算核同步请求后，通过所述目标芯片中的第一计算核，接收全部第二计算核发送的核同步数据，包括：

14、接收到计算核同步请求后，如果检测到各第二计算核正在执行计算函数，则在确定各第二计算核对计算函数执行完毕之后，通过各第二计算核向第一计算核发送核同步数据。

15、可选的，所述核同步数据包括计算核的标识信息；所述芯片同步数据包括芯片的标识信息。

16、根据本发明的另一方面，提供了一种多核多芯片数据处理装置，应用于多核多芯片中的目标芯片，所述装置包括：

17、核同步数据发送模块，用于接收到计算核同步请求后，通过所述目标芯片中的第一计算核，接收全部第二计算核发送的核同步数据，然后将芯片同步数据发送至剩余各芯片对应的第一计算核；

18、其中，第一计算核为目标芯片中用于进行数据传输的计算核；第二计算核为目标芯片中用于进行数据计算的计算核；

19、片间同步模块，用于检测到全部芯片对应的第一计算核，均接收到所有芯片同步数据后，确定完成片间同步；

20、片内同步模块，用于通过所述第一计算核，向各第二计算核发送核同步数据，如果确定每个第二计算核均收到所述核同步数据，则确定完成片内同步。

21、可选的，所述装置还包括：

22、计算核获取模块，用于获取目标芯片中包括的全部计算核；

23、计算核筛选模块，用于根据各所述计算核对应的传输性能以及计算性能，在全部计算核中筛选第一计算核以及第二计算核。

24、根据本发明的另一方面，提供了一种芯片，所述芯片包括：

25、至少一个处理器；以及

26、与所述至少一个处理器通信连接的存储器；其中，

27、所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行本发明任一实施例所述的多核多芯片数据处理方法。

28、根据本发明的另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现本发明任一实施例所述的多核多芯片数据处理方法。

29、根据本发明的另一方面，提供了一种计算机程序产品，所述计算机程序产品包括计算机程序，所述计算机程序在被处理器执行时实现本发明任一实施例所述的多核多芯片数据处理方法。

30、本发明实施例提供的技术方案，通过目标芯片接收到计算核同步请求后，通过第一计算核接收全部第二计算核发送的核同步数据，然后将芯片同步数据发送至剩余各芯片对应的第一计算核，检测到全部芯片对应的第一计算核，均接收到所有芯片同步数据后，确定完成片间同步，通过所述第一计算核，向各第二计算核发送核同步数据，如果确定每个第二计算核均收到所述核同步数据，则确定完成片内同步的技术手段，可以提高多核多芯片架构中计算核的同步效率，以及多核多芯片架构的数据处理性能。

31、应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

技术特征：

1.一种多核多芯片数据处理方法，其特征在于，应用于多核多芯片中的目标芯片，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，在接收到计算核同步请求后，通过所述目标芯片中的第一计算核，接收全部第二计算核发送的核同步数据之前，还包括：

3.根据权利要求1所述的方法，其特征在于，所述方法还包括：

4.根据权利要求1所述的方法，其特征在于，接收到计算核同步请求后，通过所述目标芯片中的第一计算核，接收全部第二计算核发送的核同步数据，包括：

5.根据权利要求1所述的方法，其特征在于，所述核同步数据包括计算核的标识信息；所述芯片同步数据包括芯片的标识信息。

6.一种多核多芯片数据处理装置，其特征在于，应用于多核多芯片中的目标芯片，所述装置包括：

7.根据权利要求6所述的装置，其特征在于，所述装置还包括：

8.一种芯片，其特征在于，所述芯片包括：

9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-5中任一项所述的多核多芯片数据处理方法。

10.一种计算机程序产品，其特征在于，所述计算机程序产品包括计算机程序，所述计算机程序在被处理器执行时实现根据权利要求1-5中任一项所述的多核多芯片数据处理方法。

技术总结
本发明公开了一种多核多芯片数据处理方法、装置、芯片及存储介质，包括：目标芯片接收到计算核同步请求后，通过目标芯片中的第一计算核，接收全部第二计算核发送的核同步数据，然后将芯片同步数据发送至剩余各芯片对应的第一计算核；检测到全部芯片对应的第一计算核，均接收到所有芯片同步数据后，确定完成片间同步；通过第一计算核，向各第二计算核发送核同步数据，如果确定每个第二计算核均收到所述核同步数据，则确定完成片内同步。本发明实施例的技术方案可以提高多核多芯片架构中计算核的同步效率，以及多核多芯片架构的数据处理性能。

技术研发人员：张硕
受保护的技术使用者：上海思朗科技有限公司
技术研发日：
技术公布日：2024/1/16