输入缓冲器、模数转换器、接收机的制作方法

本公开涉及通信设备，特别涉及一种输入缓冲器、一种模数转换器、一种接收机。

背景技术：

1、随着高速通信技术的高速发展，通信设备的吞吐量越来越大，对接收机的串行器和解串器(serdes，serializer/deserializer)系统的速度要求也越来越高。为了支撑速率的提升，采用先进集成电路工艺是必然趋势。

2、然而，先进工艺普遍采用低电源电压设计，与足高速模数转换器的输入缓冲器对电源电源的要求不匹配。

技术实现思路

1、本公开实施例提供一种输入缓冲器、一种模数转换器、一种接收机。

2、第一方面，本公开实施例提供一种输入缓冲器，包括：第一电流镜模块、第一源跟随模块、第一共栅极放大模块、第一尾电流源模块、第一耦合电容；所述第一电流镜模块与第一公共电平端、第一节点、第二节点连接，用于分配所述第一源跟随模块与所述第一共栅极放大模块的电流比例；所述第一源跟随模块与所述第二节点、第一输入端、第一输出端连接；所述第一共栅极放大模块与所述第一节点、所述第一输出端、第一偏置电压端连接；所述第一尾电流源模块与第二公共电平端、第二偏置电压端、所述第一输出端连接，用于为所述第一源跟随模块、所述第一共栅极放大模块提供电流偏置；所述第一耦合电容与所述第一输入端、所述第一节点连接。

3、第二方面，本公开实施例提供一种模数转换器，包括本公开实施例第一方面所述的输入缓冲器。

4、第三方面，本公开实施例提供一种接收机，包括本公开实施例第二方面所述的模数转换器。

5、在本公开实施例中，输入信号由第一输入端输入后分成两路，一路经过第一源跟随模块并输出到第一输出端，另一路经过第一耦合电容耦合到第一共栅极放大模块并输出到第一输出端，输出信号即为第一源跟随模块和第一共栅极放大模块的输出之和，第一源跟随模块和第一共栅极放大模块的输出通过第一输出端叠加输出。本公开实施例通过将第一源跟随模块、第一共栅极放大模块分别设置两个支路中，构成并联关系，能够降低输入输出电压，从而能够应用到低压输入设计中，有利于实现先进集成电路工艺。

技术特征：

1.一种输入缓冲器，包括：第一电流镜模块、第一源跟随模块、第一共栅极放大模块、第一尾电流源模块、第一耦合电容；

2.根据权利要求1所述的输入缓冲器，其中，所述输入缓冲器还包括：第二电流镜模块、第二源跟随模块、第二共栅极放大模块、第二尾电流源模块、第二耦合电容；

3.根据权利要求2所述的输入缓冲器，其中，所述第一输入端与所述第二输入端互为差分输入，所述第一输出端与所述第二输出端互为差分输出。

4.根据权利要求1或2所述的输入缓冲器，其中，所述第一电流镜模块包括第一晶体管、第二晶体管；

5.根据权利要求4所述的输入缓冲器，其中，所述第一源跟随模块包括第三晶体管；

6.根据权利要求5所述的输入缓冲器，其中，所述第一共栅极放大模块包括第四晶体管；

7.根据权利要求6所述的输入缓冲器，其中，所述第一尾电流源模块包括第五晶体管；

8.根据权利要求7所述的输入缓冲器，其中，第二电流镜模块包括第六晶体管、第七晶体管；

9.根据权利要求8所述的输入缓冲器，其中，第二源跟随模块包括第八晶体管；

10.根据权利要求9所述的输入缓冲器，其中，第二共栅极放大模块包括第九晶体管；

11.根据权利要求10所述的输入缓冲器，其中，第二尾电流源模块包括第十晶体管；

12.根据权利要求11所述的输入缓冲器，其中，所述第一公共电平端为电源电压端，所述第二公共电平端为接地端，所述第一晶体管、所述第二晶体管、所述第四晶体管、所述第六晶体管、所述第七晶体管、所述第九晶体管为n型晶体管；所述第三晶体管、所述第五晶体管、所述第八晶体管、所述第十晶体管为p型晶体管。

13.根据权利要求11所述的输入缓冲器，其中，所述第一公共电平端为接地端，所述第二公共电平端为电源电压端，所述第一晶体管、所述第二晶体管、所述第四晶体管、所述第六晶体管、所述第七晶体管、所述第九晶体管为p型晶体管；所述第三晶体管、所述第五晶体管、所述第八晶体管、所述第十晶体管为n型晶体管。

14.一种模数转换器，包括根据权利要求1至13中任意一项所述的输入缓冲器。

15.一种接收机，包括根据权利要求14所述的模数转换器。

技术总结
本公开提供一种输入缓冲器，包括：第一电流镜模块、第一源跟随模块、第一共栅极放大模块、第一尾电流源模块、第一耦合电容；所述第一电流镜模块与第一公共电平端、第一节点、第二节点连接，用于分配所述第一源跟随模块与所述第一共栅极放大模块的电流比例；所述第一源跟随模块与所述第二节点、第一输入端、第一输出端连接；所述第一共栅极放大模块与所述第一节点、所述第一输出端、第一偏置电压端连接；所述第一尾电流源模块与第二公共电平端、第二偏置电压端、所述第一输出端连接，用于为所述第一源跟随模块、所述第一共栅极放大模块提供电流偏置；所述第一耦合电容与所述第一输入端、所述第一节点连接。本公开还提供一种模数转换器、接收机。

技术研发人员：曹宇,丁学伟,申雄杰,程武,易生涛
受保护的技术使用者：深圳市中兴微电子技术有限公司
技术研发日：
技术公布日：2025/3/10