本申请涉及芯片设计,尤其涉及一种芯片设计的全局布线拥塞图确定方法及相关设备。
背景技术:
1、电子设计自动化(electronic design automation,简称eda),是指利用计算机辅助设计(cad)软件,来完成超大规模集成电路(vlsi)芯片的功能设计、综合、验证、物理设计(包括布局、布线、版图、设计规则检查等)等流程的设计方式。
2、其中,布线是处于布局和时钟树综合之后的重要物理实施任务,由于布线过程的复杂性,布线在实施过程中一般会分为全局布线和详细布线。其中,全局布线的主要结果包括每个网线(net)基于全局网格(global gcell)的路线规划以及整个芯片的全局绕线拥塞图(global routing congestion map)。然而相关技术中,利用eda软件对于拥塞图的展示时,通常仅仅在全局网格边界上用无宽度线条和数字表示,存在着无法快速分辨所展示的拥塞结果对应的全局网格的问题。另一些相关技术中则是在全局网格的中心点画无宽度线条,然而也存在着无法直观地展示拥塞结果的具体数值的问题。
技术实现思路
1、有鉴于此,本申请提出一种芯片设计的全局布线拥塞图确定方法及相关设备,以解决或部分解决上述问题。
2、基于上述目的,本申请第一方面,提供了一种芯片设计的全局布线拥塞图确定方法,包括:
3、根据经过全局网格划分的芯片设计版图确定全局网格划分结果;
4、根据所述全局网格划分结果,确定目标绕线层对应的绕线信息以及所述目标绕线层中目标网格的绕线资源信息;
5、根据所述绕线信息、所述索引坐标以及所述绕线资源信息,确定所述目标网格对应的拥塞结果;以及,
6、根据所述拥塞结果确定预设形状的显示标识,并在所述目标网格中沿其所在的目标绕线层的绕线方向,显示所述显示标识以及所述拥塞结果以得到拥塞图。
7、本申请第二方面,提供了一种计算机设备,包括一个或者多个处理器、存储器;和一个或多个程序,其中所述一个或多个程序被存储在所述存储器中,并且被所述一个或多个处理器执行,所述程序包括用于执行根据第一方面所述的芯片设计的全局布线拥塞图确定方法的指令。
8、本申请第三方面,提供了一种包含计算机程序的非易失性计算机可读存储介质,当所述计算机程序被一个或多个处理器执行时,使得所述处理器执行第一方面所述的芯片设计的全局布线拥塞图确定方法。
9、本申请提供的一种芯片设计的布线规划方法及相关设备,通过先根据经过全局网格划分的芯片设计版图确定全局网格划分结果,然后可以根据全局网格划分结果,确定目标绕线层所对应的绕线信息以及目标绕线层中目标网格的绕线资源信息,进而根据绕线信息以及绕线资源信息,确定目标网格对应的拥塞结果,进而可以根据拥塞结果确定预设形状的显示标识,并在目标网格中沿其所在的目标绕线层的绕线方向,显示该显示标识以及拥塞结果,从而得到并展示最终的拥塞图。在目标网格中沿绕线方向利用显示标识来表征拥塞结果,能够使得用户快速确定所展示的拥塞结果对应的全局网格,并且在目标网格中显示拥塞结果,例如拥塞结果对应的数值,能够更加直观地展示当前目标网格中的拥塞情况。
1.一种芯片设计的全局布线拥塞图确定方法,其特征在于,包括:
2.根据权利要求1所述的方法,其特征在于,所述绕线资源信息,包括:所述目标绕线层中所述目标网格对应的绕线资源需求量以及可用绕线资源总量;
3.根据权利要求2所述的方法,其特征在于,所述响应于所述目标绕线层对应的绕线方向相同,确定所述目标绕线层的数量之后,还包括:
4.根据权利要求2所述的方法,其特征在于,所述绕线方向,包括:横向和纵向;所述索引坐标,包括:第一索引坐标和第二索引坐标;
5.根据权利要求4所述的方法,其特征在于,所述响应于所述目标绕线层对应的绕线方向不同之后,还包括:
6.根据权利要求2所述的方法,其特征在于,所述绕线方向,包括:横向和纵向;
7.根据权利要求5所述的方法,其特征在于,所述在所述目标网格中沿其所在的目标绕线层的绕线方向,显示所述显示标识以及所述拥塞结果以得到拥塞图,包括:
8.根据权利要求6或7所述的方法,其特征在于,所述方法,还包括:
9.根据权利要求1所述的方法,其特征在于,所述方法,还包括:
10.一种计算机设备,包括一个或者多个处理器、存储器;和一个或多个程序,其中所述一个或多个程序被存储在所述存储器中,并且被所述一个或多个处理器执行,所述程序包括用于执行根据权利要求1至9任意一项所述的方法的指令。
11.一种包含计算机程序的非易失性计算机可读存储介质,当所述计算机程序被一个或多个处理器执行时,使得所述处理器执行权利要求1至9中任一项所述的方法。