数据采集方法与装置、存储介质、数据采集系统与流程

本发明涉及数据采集，尤其涉及一种数据采集方法与装置、存储介质、数据采集系统。

背景技术：

1、数据采集系统是信号与信息处理系统中的重要组成成分，随着信息技术和高速互联技术的飞速发展，人们面临的信号处理任务越来越繁重，数字信号处理的速度和精度也越来越高，对高速数据采集卡研究的重要性日益凸显。

2、在基于fpga（field programmable gate array，现场可编程门阵列）芯片数据采集中，外部触发是一个非常重要的过程，而精准捕获外部触发信号是提高数据采集效率和精度的前提。

3、相关技术中，对于外部触发的采集方法中，常用的有时钟沿直接采集、tdc（timeto digital convertor，时间数字转换器）技术等。其中，如果采用时钟沿直接采集，则其采集精度无法满足要求，而如果采用tdc技术，则将占用fpga芯片中大量的内部布局空间，对于集成度较高、资源较紧张的fpga设计而言，并不是合适的选择。

技术实现思路

1、本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种基于fpga芯片的数据采集方法，能够大幅度提高数据采集精度，同时降低数据采用过程中所占用的资源。

2、本发明的第二个目的在于提出一种计算机可读存储介质。

3、本发明的第三个目的在于提出一种基于fpga芯片的数据采集装置。

4、本发明的第四个目的在于提出一种fpga芯片。

5、为达上述目的，本发明第一方面实施例提出了一种基于fpga芯片的数据采集方法，其中，所述fpga芯片包括串行收发器，所述串行收发器包括串行接收器和串行发送器，所述串行接收器与电平转换单元连接，所述方法包括：对所述串行收发器进行参数设置，其中，所述参数包括所述串行收发器的时钟来源和线速率，所述时钟来源包括所述fpga芯片的qpll（quad phase locked loop，四路锁相环）模块和cpll（channel phase-lockedloop，通道锁相环）模块；通过所述电平转换单元将外部触发信号进行转换处理；通过所述串行接收器对经过转换处理的所述外部触发信号进行采集。

6、本发明实施例中基于fpga芯片的数据采集方法首先对串行收发器进行参数设置，具体将qpll模块或cpll模块设置为串行收发器的时钟来源，并且还对线速率进行限制，然后利用设置好参数的串行收发器中的串行接收器接收经过电平转换单元转换处理过的外部触发信号，从而完成对外部触发信号的数据采集。由此，本实施例中基于fpga芯片的数据采集方法能够大幅度提高数据采集精度，同时降低数据采用过程中所占用的资源。

7、在本发明的一些实施例中，对所述串行收发器进行参数设置，包括：确定所述串行收发器的时钟来源为qpll模块，以及确定所述串行收发器的线速率大于预设速率。

8、在本发明的一些实施例中，所述串行接收器与所述电平转换单元通过可选开关连接，所述可选开关的静触点与所述串行接收器连接，所述可选开关的动触点与所述电平转换单元或所述串行发送器连接。

9、在本发明的一些实施例中，控制所述可选开关的动触点与所述串行发送器连接；通过所述串行接收器接收所述串行发送器发送的验证信号；将所述串行接收器接收到的信号与所述验证信号进行比对，以对所述fpga芯片进行内部输出验证。

10、在本发明的一些实施例中，所述串行发送器包括编码器，对所述串行收发器进行参数设置还包括：禁止启用所述编码器。

11、在本发明的一些实施例中，所述串行接收器包括解串器，所述方法还包括：通过所述解串器对所述串行接收器所采集到的信号进行解串处理，以得到并行数据。

12、在本发明的一些实施例中，所述fpga芯片包括并行数据处理模块，所述方法还包括：通过所述并行数据处理模块对所述并行数据进行处理，以确定所述信号的特征信息。

13、为达上述目的，本发明第二方面实施例提出了一种计算机可读存储介质，其上存储有基于fpga芯片的数据采集程序，所述基于fpga芯片的数据采集程序被处理器执行时，实现根据上述实施例所述的基于fpga芯片的数据采集方法。

14、本发明实施例的计算机可读存储介质通过上述实施例中基于fpga芯片的数据采集方法，能够大幅度提高数据采集精度，同时降低数据采用过程中所占用的资源。

15、为达上述目的，本发明第三方面实施例提出了一种基于fpga芯片的数据采集装置，所述fpga芯片包括串行收发器，所述串行收发器包括串行接收器和串行发送器，所述串行接收器与电平转换单元连接，所述装置包括：设置模块，用于对所述串行收发器进行参数设置，其中，所述参数包括所述串行收发器的时钟来源和线速率，所述时钟来源包括所述fpga芯片的qpll模块和cpll模块；转换模块，用于通过所述电平转换单元将外部触发信号进行转换处理；采集模块，用于通过所述串行接收器对经过转换处理的所述外部触发信号进行采集。

16、本发明实施例中基于fpga芯片的数据采集装置首先利用设置模块对串行收发器进行参数设置，具体将qpll模块或cpll模块设置为串行收发器的时钟来源，并且还对线速率进行限制，然后利用转换模块对通过电平转换单元的外部触发信号进行转换处理，再利用采集模块以通过设置好参数的串行接收器采集经过处理的外部触发信号，从而完成对外部触发信号的数据采集。由此，本实施例中基于fpga芯片的数据采集装置能够大幅度提高数据采集精度，同时降低数据采用过程中所占用的资源。

17、为达上述目的，本发明第四方面实施例提出了一种数据采集系统，所述数据采集系统包括上述实施例所述的基于fpga芯片的数据采集装置。

18、本发明实施例的数据采集系统通过上述实施例中基于fpga芯片的数据采集装置，能够大幅度提高数据采集精度，同时降低数据采用过程中所占用的资源。

19、本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

技术特征：

1.一种基于fpga芯片的数据采集方法，其特征在于，所述fpga芯片包括串行收发器，所述串行收发器包括串行接收器和串行发送器，所述串行接收器与电平转换单元连接，所述方法包括：

2.根据权利要求1所述的数据采集方法，其特征在于，对所述串行收发器进行参数设置，包括：

3.根据权利要求1所述的数据采集方法，其特征在于，所述串行接收器与所述电平转换单元通过可选开关连接，所述可选开关的静触点与所述串行接收器连接，所述可选开关的动触点与所述电平转换单元或所述串行发送器连接。

4.根据权利要求3所述的数据采集方法，其特征在于，所述方法还包括：

5.根据权利要求1所述的数据采集方法，其特征在于，所述串行发送器包括编码器，对所述串行收发器进行参数设置还包括：禁止启用所述编码器。

6.根据权利要求1-5中任一项所述的数据采集方法，其特征在于，所述串行接收器包括解串器，所述方法还包括：

7.根据权利要求6所述的数据采集方法，其特征在于，所述fpga芯片包括并行数据处理模块，所述方法还包括：

8.一种计算机可读存储介质，其特征在于，其上存储有基于fpga芯片的数据采集程序，所述基于fpga芯片的数据采集程序被处理器执行时，实现根据权利要求1-7中任一项所述的基于fpga芯片的数据采集方法。

9.一种基于fpga芯片的数据采集装置，其特征在于，所述fpga芯片包括串行收发器，所述串行收发器包括串行接收器和串行发送器，所述串行接收器与电平转换单元连接，所述装置包括：

10.一种数据采集系统，其特征在于，所述数据采集系统包括权利要求9所述的基于fpga芯片的数据采集装置。

技术总结
本发明公开了一种基于FPGA芯片的数据采集方法与装置、存储介质、数据采集系统，其中，基于FPGA芯片的数据采集方法首先对串行收发器进行参数设置，具体将QPLL模块或CPLL模块设置为串行收发器的时钟来源，并且还对线速率进行限制，然后利用设置好参数的串行收发器中的串行接收器接收经过电平转换单元转换处理过的外部触发信号，从而完成对外部触发信号的数据采集。由此，本实施例中基于FPGA芯片的数据采集方法能够大幅度提高数据采集精度，同时降低数据采用过程中所占用的资源。

技术研发人员：魏云清,黄斌
受保护的技术使用者：国仪量子（合肥）技术有限公司
技术研发日：
技术公布日：2024/1/16