本发明大体上涉及计算机处理器的领域。更具体而言，本发明涉及用于处理器踪迹触发追踪(processor trace trigger tracing)的方法和装置。
背景技术：
：：1、指令集，或者说指令集体系结构(instruction set architecture，isa)，是与编程有关的计算机体系结构的一部分，包括原生数据类型、指令、寄存器体系结构、寻址模式、存储器体系结构、中断和异常处置、以及外部输入和输出(i/o)。应当注意，术语“指令”在本文中一般指的是宏指令——即被提供到处理器以便执行的指令——而不是微指令或微操作——这是处理器的解码器对宏指令进行解码的结果。微指令或微操作可被配置为指示处理器上的执行单元执行操作，以实现与宏指令相关联的逻辑。2、isa与微体系结构是有区别的，微体系结构是用于实现指令集的处理器设计技术的集合。具有不同的微体系结构的处理器可以共享共同的指令集。例如，英特尔奔腾4处理器、英特尔酷睿tm处理器和来自加州桑尼维尔的超微半导体公司的处理器实现了x86指令集的几乎相同的版本(带有随着较新的版本而添加的一些扩展)，但具有不同的内部设计。例如，可以使用公知的技术在不同的微体系结构中以不同的方式实现isa的相同寄存器体系结构，所述技术包括专用的物理寄存器、使用寄存器重命名机制(例如，使用寄存器别名表(register alias table，rat)、重排序缓冲器(reorder buffer，rob)和引退寄存器堆)的一个或多个动态分配的物理寄存器。除非另有指明，否则本文中使用短语“寄存器体系结构”、“寄存器堆”和“寄存器”来指代软件/程序员可见的东西，以及指令指定寄存器的方式。在要求区分的地方，形容词“逻辑的”、“体系结构的”或“软件可见的”将被用来指示寄存器体系结构中的寄存器/文件，而不同的形容词将被用来指定给定的微体系结构中的寄存器(例如，物理寄存器、重排序缓冲器、引退寄存器、寄存器池)。技术实现思路1、根据本公开的一个方面，提供一种处理器，包括：可配置为多个逻辑处理器的多个处理器核心；处理器踪迹电路，来执行踪迹操作以捕捉并且处理与由逻辑处理器中的一个或多个执行的程序代码有关的信息；调试单元，来执行调试操作并且收集与程序代码的执行有关的调试数据；包括多个计数器寄存器的性能监视单元(pmu)，该pmu收集与程序代码的执行有关的性能数据；以及多个触发单元，每个触发单元与多个逻辑处理器中的一逻辑处理器相关联，并且被配置为根据相应的触发单元配置寄存器中的配置比特的值，响应于从调试单元和pmu中的至少一者接收的触发事件，将触发事件数据传达给处理器踪迹电路。2、根据本公开的另一方面，提供一种方法，包括：由处理器踪迹电路执行踪迹操作以捕捉并且处理与由一个或多个逻辑处理器执行的程序代码有关的信息；由调试单元执行调试操作，包括收集与程序代码的执行有关的调试数据；由包括多个计数器寄存器的性能监视单元(pmu)收集与程序代码的执行有关的性能数据；并且由多个触发单元中的一触发单元根据相应的触发单元配置寄存器中的配置比特的值，响应于从调试单元和pmu中的至少一者接收的触发事件，将触发事件数据传达给处理器踪迹电路。3、根据本公开的又一方面，提供一种机器可读介质，其上存储有程序代码，该程序代码当被机器执行时，使得机器执行操作，该操作包括：指示出多个逻辑处理器；由处理器踪迹电路执行踪迹操作以捕捉并且处理与由逻辑处理器中的一个或多个执行的程序代码有关的信息；由调试单元执行调试操作，包括收集与程序代码的执行有关的调试数据；由包括多个计数器寄存器的性能监视单元(pmu)收集与程序代码的执行有关的性能数据；并且由多个触发单元中的一触发单元根据相应的触发单元配置寄存器中的配置比特的值，响应于从调试单元和pmu中的至少一者接收的触发事件，将触发事件数据传达给处理器踪迹电路。技术特征：1.一种处理器，包括：2.如权利要求1所述的处理器，其中，所述配置比特包括：多个触发输入选择比特，用来指示出要针对其执行触发动作的触发事件；以及多个触发动作比特，用来指示出响应于相应的触发事件而要执行的动作。3.如权利要求1或2所述的处理器，其中，所述触发单元将指示出特定知识产权(ip)块、功能单元或一组功能单元的属性信息与特定类型的触发事件相关联。4.如权利要求3所述的处理器，其中，所述触发单元生成触发封包，该触发封包包含对至少一个触发事件的指示并且在适用时包含所述属性信息，所述触发单元将所述触发封包发送到所述处理器踪迹电路。5.如权利要求2至4中的任一项所述的处理器，其中，在接收到第一触发事件时，所述触发单元基于所述多个触发动作比特中的一个或多个的值，向所述处理器踪迹电路发送指示出踪迹暂停动作或踪迹恢复动作的消息，其中，所述处理器踪迹电路作为响应暂停或恢复所述踪迹操作。6.如权利要求1至5中的任一项所述的处理器，其中，所述调试单元还包括：7.如权利要求6所述的处理器，其中，响应于所述多个比特值，微代码处置器确定所述触发事件是否要被发送到所述触发单元。8.如权利要求1至7中的任一项所述的处理器，还包括：9.一种方法，包括：10.如权利要求9所述的方法，其中，所述配置比特包括：多个触发输入选择比特，用来指示出要针对其执行触发动作的触发事件；以及多个触发动作比特，用来指示出响应于相应的触发事件而要执行的动作。11.如权利要求9或10所述的方法，还包括：12.如权利要求11所述的方法，还包括：13.如权利要求10至12中的任一项所述的方法，其中，在接收到第一触发事件时，所述触发单元基于所述多个触发动作比特中的一个或多个的值，向所述处理器踪迹电路发送指示出踪迹暂停动作或踪迹恢复动作的消息，其中，所述处理器踪迹电路作为响应暂停或恢复所述踪迹操作。14.如权利要求9至13中的任一项所述的方法，还包括：15.如权利要求14所述的方法，其中，响应于所述多个比特值，微代码处置器确定所述触发事件是否要被发送到所述触发单元。16.如权利要求9所述的方法，还包括：17.一种机器可读介质，其上存储有程序代码，所述程序代码当被机器执行时，使得所述机器执行操作，所述操作包括：18.如权利要求17所述的机器可读介质，其中，所述配置比特包括：多个触发输入选择比特，用来指示出要针对其执行触发动作的触发事件；以及多个触发动作比特，用来指示出响应于相应的触发事件而要执行的动作。19.如权利要求17所述的机器可读介质，还包括：20.如权利要求19所述的机器可读介质，还包括：技术总结用于处理器踪迹触发追踪的方法和装置。一种处理器，包括：可配置为多个逻辑处理器的多个处理核心；处理器踪迹电路，来执行踪迹操作以捕捉并且处理与由逻辑处理器中的一个或多个执行的程序代码有关的信息；调试单元，来执行调试操作并且收集与程序代码的执行有关的调试数据；包括多个计数器寄存器的性能监视单元(PMU)，该PMU收集与程序代码的执行有关的性能数据；以及多个触发单元，每个触发单元与多个逻辑处理器中的一逻辑处理器相关联，并且被配置为根据相应的触发单元配置寄存器中的配置比特的值，响应于从调试单元和PMU中的至少一者接收的触发事件，将触发事件数据传达给处理器踪迹电路。技术研发人员：比曼·斯特朗,斯坦尼斯拉夫·布拉塔诺夫,马库斯·梅茨格,杰森·W·勃兰特,斯塔林塞尔瓦拉·杰亚辛格受保护的技术使用者：英特尔公司技术研发日：技术公布日：2025/1/2