一种RISC-V架构的简易总线系统的制作方法

本发明涉及芯片设计，具体为一种risc-v架构的简易总线系统。

背景技术：

1、芯片设计领域热度越来越高，asic专用的集成电路，具有密度高、速度快、成本低的优点。risc是精简指令集架构，特点是开源指令集，而arm是非开源的。

2、现有技术中，没有总线之前，处理器核和外设之间进行通信，需要多条地址线和数据线，十分冗余。有了总线之后，处理器核只需要一条地址总线和一条数据总线，大大简化了处理器核与外设之间的连接。目前已经有不少成熟、标准的总线，比如amba、wishbone、axi、ahb总线等，已有的标准总线大部分设计较为复杂，购买ip核的费用较贵。

技术实现思路

1、本发明的目的在于提供一种risc-v架构的简易总线系统，以解决上述背景技术中提出的问题。

2、为实现上述目的，本发明提供如下技术方案：一种risc-v架构的简易总线系统，所述系统由主设备模块、从设备模块以及逻辑仲裁模块组成；

3、主设备模块包括主设备1、主设备2、主设备3；

4、从设备模块包括从设备1、从设备2、从设备3；

5、逻辑仲裁模块主要包括主机仲裁和从机仲裁。

6、优选的，主设备1的接口输入信号包括主设备1读写地址、主设备1写数据、主设备1访问请求标志、主设备1写标志，主设备1的接口输出信号是主设备1读取到的数据；

7、主设备2的接口输入信号包括主设备2读写地址、主设备2写数据、主设备2访问请求标志、主设备2写标志，主设备2的接口输出信号是主设备2读取到的数据；

8、主设备3的接口输入信号包括主设备3读写地址、主设备3写数据、主设备3访问请求标志、主设备3写标志，主设备3的接口输出信号是主设备3读取到的数据。

9、优选的，从设备1的接口输出信号包括从设备1读写地址、从设备1写数据、从设备1写标志，从设备1的接口输入信号是从设备1读取到的数据；

10、从设备2的接口输出信号包括从设备2读写地址、从设备2写数据、从设备2写标志，从设备2的接口输入信号是从设备2读取到的数据；

11、从设备3的接口输出信号包括从设备3读写地址、从设备3写数据、从设备3写标志，从设备3的接口输入信号是从设备3读取到的数据。

12、优选的，主机仲裁采用固定优先级仲裁机制，设置优先级主设备1>设备2>设备3，即主设备1、主设备2、主设备3同时发起访问总线请求时，主设备1优先级高，可优先占用总线；主设备2、主设备3同时发起访问总线请求时，主设备2优先级高，可优先占用总线；从机仲裁根据地址总线高四位的数值进行选择对应的从机设备，最高支持16个从机设备。

13、与现有技术相比，本发明的有益效果是：

14、本发明提出的risc-v架构的简易总线系统，通过2个时钟周期可完成一次总线访问，通过一个时钟周期可完成不同主设备切换，也支持多主多从设备连接。该总线接口简单，代码量少方便移植，又能满足总线传输的基本要求，应用场景比较广泛，能满足不同的客户需要。

技术特征：

1.一种risc-v架构的简易总线系统，其特征在于：所述系统由主设备模块、从设备模块以及逻辑仲裁模块组成；

2.根据权利要求1所述的一种risc-v架构的简易总线系统，其特征在于：主设备1的接口输入信号包括主设备1读写地址、主设备1写数据、主设备1访问请求标志、主设备1写标志，主设备1的接口输出信号是主设备1读取到的数据；

3.根据权利要求1所述的一种risc-v架构的简易总线系统，其特征在于：从设备1的接口输出信号包括从设备1读写地址、从设备1写数据、从设备1写标志，从设备1的接口输入信号是从设备1读取到的数据；

4.根据权利要求1所述的一种risc-v架构的简易总线系统，其特征在于：主机仲裁采用固定优先级仲裁机制，设置优先级主设备1>设备2>设备3，即主设备1、主设备2、主设备3同时发起访问总线请求时，主设备1优先级高，可优先占用总线；主设备2、主设备3同时发起访问总线请求时，主设备2优先级高，可优先占用总线；从机仲裁根据地址总线高四位的数值进行选择对应的从机设备，最高支持16个从机设备。

技术总结
本发明涉及芯片设计技术领域，具体为一种RISC‑V架构的简易总线系统，系统由主设备模块、从设备模块以及逻辑仲裁模块组成；主设备模块包括主设备1、主设备2、主设备3；从设备模块包括从设备1、从设备2、从设备3；逻辑仲裁模块主要包括主机仲裁和从机仲裁；有益效果为：本发明提出的RISC‑V架构的简易总线系统，通过2个时钟周期可完成一次总线访问，通过一个时钟周期可完成不同主设备切换，也支持多主多从设备连接。该总线接口简单，代码量少方便移植，又能满足总线传输的基本要求，应用场景比较广泛，能满足不同的客户需要。

技术研发人员：赵前程,赵鑫鑫,高晨,姜凯
受保护的技术使用者：山东浪潮科学研究院有限公司
技术研发日：
技术公布日：2024/5/6