一种芯片验证方法、设备、存储介质及程序产品与流程

本申请实施例涉及集成电路，尤其涉及一种芯片验证方法、设备、存储介质及程序产品。

背景技术：

1、在芯片设计过程中，需要通过芯片验证尽量确保芯片设计的正确性，这样，在后续的芯片生产环节中，才能保证生产出来的芯片符合设计目的和预期功能，其中，芯片验证指采用验证工具和验证方法，在芯片生产之前验证芯片设计是否符合芯片定义的需求规格。

2、芯片中的系统内存管理单元(system memory manage unit，简称smmu)作为芯片的重要硬件，需要在芯片生产之前进行有效验证，以保证芯片的性能。一般来说，smmu包括：转译控制单元(translation control unit，简称tcu)和多个转译缓冲单元(translationbuffer unit，简称tbu)。对smmu进行验证时，验证方法主要是将tcu和多个tbu用异步桥集成在一起进行模块验证(unit test，简称ut)。

3、对smmu进行模块验证的过程中，由于tbu与tcu之间传递指令的路径较长，这样使得tbu与tcu之间的反压时长很难控制。当反压时长很难控制时，smmu中对反压时长敏感的相关逻辑功能就难以验证到，从而导致验证时覆盖率的收敛速度较慢。

技术实现思路

1、本申请实施例提供了一种芯片验证方法、设备、存储介质及程序产品，用于提高芯片性能验证时覆盖率的收敛速度。

2、一方面，本申请实施例提供了一种芯片验证方法，包括：

3、采用第一用例对系统内存管理单元smmu进行模块验证的过程中，从所述第一用例中获取与待测逻辑功能关联的至少一个独立通路的反压配置参数，所述smmu包括转译控制单元tcu和多个转译缓冲单元tbu，所述tcu与所述多个tbu通过异步桥连接，所述至少一个独立通路位于所述异步桥；

4、针对所述至少一个独立通路，分别执行以下操作：基于一个独立通路的反压配置参数，在所述一个独立通路上施加相应的反压控制信号；

5、通过所述至少一个独立通路各自的反压控制信号，分别控制相应的独立通路的反压时长，以触发所述待测逻辑功能的验证。

6、一方面，本申请实施例提供了一种芯片验证装置，包括：

7、获取单元，用于采用第一用例对系统内存管理单元smmu进行模块验证的过程中，从所述第一用例中获取与待测逻辑功能关联的至少一个独立通路的反压配置参数，所述smmu包括转译控制单元tcu和多个转译缓冲单元tbu，所述tcu与所述多个tbu通过异步桥连接，所述至少一个独立通路位于所述异步桥；

8、设置单元，用于针对所述至少一个独立通路，分别执行以下操作：基于一个独立通路的反压配置参数，在所述一个独立通路上施加相应的反压控制信号；

9、控制单元，用于通过所述至少一个独立通路各自的反压控制信号，分别控制相应的独立通路的反压时长，以触发所述待测逻辑功能的验证。

10、可选地，所述设置单元具体用于：

11、针对所述至少一个独立通路，分别执行以下操作：

12、拉低一个独立通路的反压控制信号，以停止所述一个独立通路的数据传输；

13、在达到所述一个独立通路的反压配置参数中配置的反压时长时，拉高所述一个独立通路的反压控制信号，以恢复所述一个独立通路的数据传输。

14、可选地，所述异步桥包括：多个独立通路，所述至少一个独立通路是所述多个独立通路中选取的；

15、所述多个独立通路包括：从所述tcu至所述tbu的输入通路和响应通路，以及，从所述tbu至所述tcu所述的输入通路和响应通路。

16、可选地，所述控制单元还用于：

17、采用第二测试用例，对所述tcu包含的缓存模块进行模块验证，获得相应的验证结果。

18、可选地，所述控制单元具体用于：

19、在执行所述第二用例的过程中，从所述第二用例中获取与所述缓存模块关联的第二反压时长和定向地址；

20、在所述缓存模块的入口添加所述第二反压时长和所述定向地址进行模块验证，获得相应的验证结果。

21、可选地，所述缓存模块对应的代码是单独封装的。

22、可选地，所述缓存模块中包括多级页表，所述定向地址用于验证所述多级页表中的至少一级页表。

23、一方面，本申请实施例提供了一种计算机设备，包括存储器、处理器芯片及存储在存储器上并可在处理器芯片上运行的计算机程序，所述处理器芯片执行所述程序时实现上述芯片验证方法的步骤。

24、一方面，本申请实施例提供了一种计算机可读存储介质，其存储有可由计算机设备执行的计算机程序，当所述程序在计算机设备上运行时，使得所述计算机设备执行上述芯片验证方法的步骤。

25、一方面，本申请实施例提供了一种计算机程序产品，所述计算机程序产品包括存储在计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机设备执行时，使所述计算机设备执行上述芯片验证方法的步骤。

26、本申请实施例中，采用第一用例对smmu进行模块验证的过程中，从第一用例中获取与待测逻辑功能关联的每个独立通路的反压配置参数。基于每个独立通路的反压配置参数，在独立通路上施加相应的反压控制信号，实现精准控制每个独立通路的反压时长，进而准确触发待测逻辑功能的验证，这样加快了对反压时长敏感的待测逻辑功能的验证，从而提高验证时覆盖率的收敛速度。其次，通过第一用例中配置的反压配置参数，控制在独立通路上施加的反压控制信号，进而实现反压时长控制，在实现反压时长精准控制的情况下，简化了第一用例的构造难度，也减少验证过程的调试时间，提高了芯片验证效率。

27、另外，采用第二用例对tcu cache单独进行模块验证，并在验证过程中，在tcucache的入口添加第二反压时长和定向地址进行模块验证，获得相应的验证结果，实现精准控制tcu cache的反压时长和定向地址，这样可以较快地完成tcu cache的验证收敛，从而提高芯片验证的效率。由于对tcu cache单独进行模块验证，因此，在构造相应的第二用例时，不需要考虑tcu cache与smmu中其他模块之间的影响，这样大大降低了第二用例的构造难度，也减少验证过程的调试时间，提高了芯片验证效率。

技术特征：

1.一种芯片验证方法，其特征在于，包括：

2.如权利要求1所述的方法，其特征在于，所述通过所述至少一个独立通路各自的反压控制信号，分别控制相应的独立通路的反压时长，包括：

3.如权利要求1所述的方法，其特征在于，所述异步桥包括：多个独立通路，所述至少一个独立通路是所述多个独立通路中选取的；

4.如权利要求1至3任一所述的方法，其特征在于，还包括：

5.如权利要求4所述的方法，其特征在于，所述采用第二测试用例，对所述tcu包含的缓存模块进行模块验证，获得相应的验证结果，包括：

6.如权利要求4所述的方法，其特征在于，所述缓存模块对应的代码是单独封装的。

7.如权利要求4所述的方法，其特征在于，所述缓存模块中包括多级页表，所述定向地址用于验证所述多级页表中的至少一级页表。

8.一种计算机设备，包括存储器、处理器芯片及存储在存储器上并可在处理器芯片上运行的计算机程序，其特征在于，所述处理器芯片执行所述程序时实现权利要求1～7任一所述方法的步骤。

9.一种计算机可读存储介质，其特征在于，其存储有可由计算机设备执行的计算机程序，当所述程序在计算机设备上运行时，使得所述计算机设备执行权利要求1～7任一所述方法的步骤。

10.一种计算机程序产品，其特征在于，所述计算机程序产品包括存储在计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机设备执行时，使所述计算机设备执行权利要求1-7任一项所述方法的步骤。

技术总结
本申请实施例提供了一种芯片验证方法、设备、存储介质及程序产品，涉及集成电路技术领域，在该方法中，采用第一用例对SMMU进行模块验证的过程中，从第一用例中获取与待测逻辑功能关联的每个独立通路的反压配置参数。基于每个独立通路的反压配置参数，在独立通路上施加相应的反压控制信号，实现精准控制每个独立通路的反压时长，进而准确触发待测逻辑功能的验证，这样加快了对反压时长敏感的待测逻辑功能的验证，从而提高验证时覆盖率的收敛速度。通过第一用例中配置的反压配置参数，控制在独立通路上施加的反压控制信号，进而实现反压时长控制，这样简化了第一用例的构造难度，也减少验证过程的调试时间，提高了芯片验证效率。

技术研发人员：请求不公布姓名,请求不公布姓名,请求不公布姓名
受保护的技术使用者：上海壁仞科技股份有限公司
技术研发日：
技术公布日：2024/6/5