一种双核SOC系统的制作方法

本申请涉及卫星导航，尤其涉及一种双核soc系统。

背景技术：

1、随着soc技术的发展，当前卫星导航接收机均采用成熟的单soc(system-on-chip，片上系统)芯片实现卫星信号的射频和基带处理、电文解析、协议处理以及外设接口功能，满足北斗双模用户机的定位、通信等系统应用需求。

2、传统的双cpu核卫星导航soc芯片的双cpu核核间通信采用简单的中断机制，不利于大数据量的信息同步，或者采用简单的基于双口ram存在占用面积较大的问题，而且通信及时性不够，因此常采用邮箱机制进行双cpu核间通信。邮箱机制通常采用多个邮箱来对双核间的大数据量进行信息同步。

3、然而，现有的邮箱机制中的每个邮箱在进行数据传输时，均需cpu核进行握手反馈才能完成，不仅占用了较多的cpu负荷，还使得双cpu核间数据传输的效率较低。

技术实现思路

1、为了克服现有的邮箱机制中的每个邮箱在进行数据传输时，均需cpu核进行握手反馈才能完成，不仅占用了较多的cpu负荷，还存在双cpu核间数据传输的效率较低的问题，本申请提供了一种双核soc系统。

2、为了解决上述技术问题，本申请提供了一种双核soc系统，包括第一cpu核、第二cpu核、总线系统、射频基带模块和核间通信模块；通过总线系统将第一cpu核、第二cpu核、射频基带模块和核间通信模块连接，通过核间通信模块进行第一cpu核和第二cpu核之间的数据传输；

3、核间通信模块设置有依次连接的m个邮箱，针对每个邮箱设置有bit控制位，通过每个bit控制位进行相邻邮箱的数据连发。

4、本申请的有益效果是：通过总线系统将第一cpu核、第二cpu核、射频基带模块和核间通信模块连接而成的系统中，射频基带模块能够处理卫星信号的射频和基带，并将处理后的数据传输至第一cpu核和/或第二cpu核进行处理来实现卫星导航，核间通信模块能够实现第一cpu核和第二cpu核之间的数据传输，使得该系统能够在卫星导航时实现双cpu核间的通信。同时，核间通信模块设置有依次连接的m个设置了bit控制位的邮箱，通过bit控制位进行相邻邮箱的数据连发，相邻邮箱间无须接收数据的cpu核进行握手反馈就能够进行数据传输，减少了cpu核的参与，从而能够实现第一cpu核和第二cpu核之间的数据连发，进而能够提高双cpu核间的通信效率。

技术特征：

1.一种双核soc系统，其特征在于，包括第一cpu核、第二cpu核、总线系统、射频基带模块和核间通信模块；通过所述总线系统将所述第一cpu核、所述第二cpu核、所述射频基带模块和所述核间通信模块连接，通过所述核间通信模块进行所述第一cpu核和所述第二cpu核之间的数据传输；

2.根据权利要求1所述的系统，其特征在于，每个所述邮箱中设置有控制寄存器组、状态寄存器组和n个数据寄存器，每个所述控制寄存器组中设置有所述bit控制位。

3.根据权利要求2所述的系统，其特征在于，所述n和所述m均为大于1，且小于或等于8中的任一自然数。

4.根据权利要求1所述的系统，其特征在于，m个所述邮箱中最后一个邮箱的bit控制位设置为0，其他邮箱的bit控制位设置为1。

5.根据权利要求1所述的系统，其特征在于，所述第一cpu核和所述第二cpu核均为risc-v cpu核。

6.根据权利要求1所述的系统，其特征在于，所述第一cpu核和所述第二cpu核均设置有lm内存接口。

7.根据权利要求1至6任一项所述的系统，其特征在于，所述第一cpu核和所述第二cpu核还连接有cpu调试接口控制模块，所述cpu调试接口控制模块设置有一个第一2线调试口，通过所述第一2线调试口传输第一调试指令以对所述第一cpu核或所述第二cpu核进行调试。

8.根据权利要求7所述的系统，其特征在于，所述cpu调试接口控制模块还设置有一个第二2线调试口，通过所述第一2线调试口和所述第二2线调试口传输第二调试指令以对所述第一cpu核和所述第二cpu核同时进行调试。

9.根据权利要求1至6任一项所述的系统，其特征在于，所述总线系统还连接有多个内存模块，每个所述内存模块均包括多个内存子模块。

10.根据权利要求1至6任一项所述的系统，其特征在于，所述总线系统还连接有多个外设子系统，针对每个所述外设子系统设置有多个数据访问通道。

技术总结
本申请涉及一种双核SOC系统，系统包括第一CPU核、第二CPU核、总线系统、射频基带模块和核间通信模块；通过总线系统将第一CPU核、第二CPU核、射频基带模块和核间通信模块连接，通过核间通信模块进行第一CPU核和第二CPU核之间的数据传输；核间通信模块设置有依次连接的m个邮箱，针对每个邮箱设置有bit控制位，通过每个bit控制位进行相邻邮箱的数据连发。解决了现有的邮箱机制中的每个邮箱在进行数据传输时，均需CPU核进行握手反馈才能完成，不仅占用了较多的CPU负荷，还存在双CPU核间数据传输的效率较低的问题。

技术研发人员：王奇君
受保护的技术使用者：武汉梦芯科技有限公司
技术研发日：
技术公布日：2024/6/11