一种指令处理方法、微处理器及存储介质与流程

本申请涉及计算机，具体涉及一种指令处理方法、微处理器及存储介质。

背景技术：

1、在处理器的微架构中，任意一条指令自从发射队列中发射到被执行单元执行，中间往往需要经过若干流水站，而在任一流水站指令都有可能因为各种原因被取消发射，比如资源冲突、关联指令取消等。现有技术中，如果某条指令在任一流水站被取消发射，当需要再次发射该指令时，需要从发射队列中重新选取该指令后再次发射，并在重新经过各流水站后进入执行单元，显然，这种指令处理方式会导致指令处理效率低下，降低处理器的运行性能。

技术实现思路

1、有鉴于此，本申请致力于提供一种指令处理方法、微处理器及存储介质，维持取消发射指令对已经过的流水站中相关资源的占用权限，并在取消指令发射的流水站允许发射该指令时，重新发射被取消的指令，避免指令再次经过各流水站，提高指令处理效率，改善处理器的运行性能。

2、第一方面，本申请提供一种指令处理方法，应用于微处理器，所述微处理器包括发射队列以及至少一个流水站，所述方法包括由所述发射队列执行的以下步骤：响应于指令取消发射事件，维持待处理指令对在先流水站中目标资源的占用权限，并监测目标流水站是否允许发射所述待处理指令；其中，所述目标流水站包括所述至少一个流水站中取消发射所述待处理指令的流水站，所述在先流水站为所述待处理指令已经经过的流水站；若所述目标流水站允许发射所述待处理指令，自所述目标流水站重新发射所述待处理指令。

3、在一种可能的实施方式中，本申请第一方面提供的指令处理方法，还包括：将所述待处理指令存储至预设存储区；自所述目标流水站重新发射所述待处理指令，包括：获取存储于所述预设存储区的所述待处理指令；自所述目标流水站重新发射所述待处理指令。

4、在一种可能的实施方式中，所述预设存储区包括预创建的存储器，且所述存储器与流水站一一对应设置。

5、在一种可能的实施方式中，所述存储器中存储有多条满足发射条件的待处理指令；所述获取存储于所述预设存储区的所述待处理指令，包括：按照先入先出原则，在所述多条待处理指令中确定目标指令；获取存储于所述存储器中的所述目标指令；自所述目标流水站重新发射待处理指令，包括：自所述目标流水站重新发射所述目标指令。

6、在一种可能的实施方式中，本申请第一方面提供的指令处理方法，还包括：定各所述流水站发生指令取消发射事件的事件概率；基于每一个所述流水站的事件概率配置相应流水站的存储器的容量。

7、在一种可能的实施方式中，在将所述待处理指令存储至预设存储区之后，所述方法还包括：删除所述发射队列的存储空间中所存储的所述待处理指令。

8、在一种可能的实施方式中，所述微处理器还包括执行单元，且发生指令取消发射事件的流水站包括多个；自所述目标流水站重新发射待处理指令，包括：在多个发生指令取消发射事件的流水站中，确定指令进入所述执行单元所需经过的其他流水站的数量最少的流水站为目标流水站；自所述目标流水站重新发射待处理指令。

9、在一种可能的实施方式中，在自目标流水站重新发射待处理指令之后，所述方法还包括：广播通知信息，所述通知信息用于唤醒与所述待处理指令关联的其他指令。

10、第二方面，本申请提供一种微处理器，包括：发射队列、至少一个流水站以及执行单元，其中，所述发射队列中的指令依次经过各所述流水站进入所述执行单元；所述执行单元用于执行所述指令；所述发射队列用于执行如本申请第一方面任一项所述的指令处理方法。

11、第三方面，本申请提供一种计算机可读存储介质，存储有计算机程序，所述计算机程序被执行时实现如本申请第一方面任一项所述的指令处理方法。

12、基于上述内容，本申请提供的指令处理方法，应用于微处理器，该微处理器包括发射队列以及至少一个流水站，发射队列响应于目标流水站的指令取消发射事件，维持待处理指令对已经经过的在先流水站中目标资源的占用权限，并监测目标流水站是否允许发射待处理指令，在允许发射待处理指令的情况下，发射队列自目标流水站重新发射待处理指令，通过本申请提供的指令处理方法，对于在目标流水站取消发射的待处理指令，自目标流水站重新发射该待处理指令，与现有技术相比，可以避免指令再次经过各流水站的判断，提高指令处理效率，改善处理器的运行性能。

技术特征：

1.一种指令处理方法，其特征在于，应用于微处理器，所述微处理器包括发射队列以及至少一个流水站，所述方法包括由所述发射队列执行的以下步骤：

2.根据权利要求1所述的方法，其特征在于，还包括：

3.根据权利要求2所述的方法，其特征在于，所述预设存储区包括预创建的存储器，且所述存储器与流水站一一对应设置。

4.根据权利要求3所述的方法，其特征在于，所述存储器中存储有多条满足发射条件的待处理指令；

5.根据权利要求3所述的方法，其特征在于，还包括：确定各所述流水站发生指令取消发射事件的事件概率；

6.根据权利要求2所述的方法，其特征在于，在将所述待处理指令存储至预设存储区之后，所述方法还包括：

7.根据权利要求2所述的方法，其特征在于，所述微处理器还包括执行单元，且发生指令取消发射事件的流水站包括多个；

8.根据权利要求1至7任一项所述的方法，其特征在于，在自目标流水站重新发射待处理指令之后，所述方法还包括：

9.一种微处理器，其特征在于，包括：发射队列、至少一个流水站以及执行单元，其中，

10.一种计算机可读存储介质，其特征在于，存储有计算机程序，所述计算机程序被执行时实现如权利要求1至8任一项所述的指令处理方法。

技术总结
本申请提供一种指令处理方法、微处理器及存储介质，应用于计算机技术领域，该方法应用于微处理器，该微处理器包括发射队列以及至少一个流水站，发射队列响应于指令取消发射事件，维持待处理指令对在先流水站中目标资源的占用权限，并在目标流水站允许发射待处理指令之后，自目标流水站重新发射待处理指令，通过本申请提供的指令处理方法，对于在目标流水站取消发射的待处理指令，自目标流水站重新发射该待处理指令，与现有技术相比，可以避免指令再次经过各流水站的判断，提高指令处理效率，改善处理器的运行性能。

技术研发人员：董金陇,周行,孙大为
受保护的技术使用者：飞腾信息技术有限公司
技术研发日：
技术公布日：2024/7/25