时钟延迟控制电路、方法、装置、计算机设备及介质与流程

本发明涉及通信技术邻域，具体涉及时钟延迟控制电路、方法、装置、计算机设备及介质。

背景技术：

1、在电子系统中，时钟信号的延迟控制是一个重要的问题。例如，在通信系统中，需要精确地控制时钟信号的延迟，以确保数据的正确传输；在数字信号处理中，也需要对时钟信号进行延迟控制，以实现各种算法。传统的时钟延迟控制方法通常采用模拟电路或数字电路实现，这些方法存在着精度不高、灵活性差等缺点。

2、因此，如何提高时钟延迟控制的精度和灵活性成为本领域技术人员亟需解决的技术问题。

技术实现思路

1、有鉴于此，本发明提供了一种时钟延迟控制电路、方法、装置、计算机设备及介质，以解决相关技术中时钟延迟控制的精度不高、灵活性较差的问题。

2、第一方面，本发明提供了一种时钟延迟控制电路，包括：

3、零延迟缓冲器、时钟源和多路选择电路；所述零延迟缓冲器包括时钟输入端、反馈输出端、反馈输入端和时钟输出端；

4、所述时钟源被配置为与接收端连接，与所述零延迟缓冲器的时钟输入端连接；所述零延迟缓冲器的时钟输入端被配置为接收所述时钟源发送的参考时钟信号；

5、所述零延迟缓冲器的反馈输出端与所述多路选择电路连接；所述多路选择电路与所述零延迟缓冲器的反馈输入端连接；所述多路选择电路被配置为切换所述零延迟缓冲器的反馈输出端和所述零延迟缓冲器的反馈输入端之间的信号传输路径；

6、所述零延迟缓冲器的时钟输出端被配置为与接收端连接。

7、在一种可选的实施方式中，所述多路选择电路包括：第一多路复用器、第二多路复用器、控制模块和传输线；

8、所述零延迟缓冲器的反馈输出端与所述第一多路复用器连接；所述第一多路复用器通过传输线与所述第二多路复用器连接；

9、所述第二多路复用器与所述零延迟缓冲器的反馈输入端连接；

10、所述控制模块与所述第一多路复用器和所述第二多路复用器连接，被配置为切换所述第一多路复用器和所述第二多路复用器之间的信号传输路径。

11、在一种可选的实施方式中，所述第一多路复用器和所述第二多路复用器均包括连接端口和多个通道端口；

12、所述第一多路复用器的连接端口与所述零延迟缓冲器的反馈输出端连接；

13、所述第一多路复用器的通道端口通过传输线与所述第二多路复用器的通道端口连接；

14、所述第二多路复用器的连接端口与所述零延迟缓冲器的反馈输入端连接。

15、在一种可选的实施方式中，所述第一多路复用器和所述第二多路复用器均包括多个控制端口；

16、所述控制模块与所述第一多路复用器的控制端口和所述第二多路复用器的控制端口连接。

17、在一种可选的实施方式中，所述零延迟缓冲器包括锁相环，所述锁相环包括鉴相器、滤波器、振荡器和分频器；

18、所述鉴相器被配置为接收所述零延迟缓冲器的反馈输入端输入的信号和参考时钟信号，生成表征所述零延迟缓冲器的反馈输入端输入的信号和参考时钟信号之间的相位差的误差信号；

19、所述滤波器被配置为对所述误差信号进行滤波处理，生成第一信号；

20、所述振荡器被配置为根据所述第一信号调整其输出信号的频率和相位；

21、所述分频器被配置为对所述振荡器的输出信号进行分频，以生成与所述参考时钟信号的相位和频率满足预设条件的信号。

22、第二方面，本发明提供了一种时钟延迟控制方法，应用于如上述第一方面或其对应的任一实施方式的时钟延迟控制电路，所述方法包括：

23、获取时钟源产生的参考时钟信号，将所述参考时钟信号发送至零延迟缓冲器的时钟输入端；

24、将所述零延迟缓冲器的反馈输出端输出的反馈信号发送至多路选择电路；

25、将所述多路选择电路的输出信号发送至所述零延迟缓冲器的反馈输入端，从而所述零延迟缓冲器的时钟输出端输出的时钟信号与所述参考时钟信号的相位和频率满足预设条件。

26、第三方面，本发明提供了一种时钟延迟控制装置，应用于如上述第一方面或其对应的任一实施方式的时钟延迟控制方法，所述装置包括：

27、第一处理模块，用于获取时钟源产生的参考时钟信号，将所述参考时钟信号发送至零延迟缓冲器的时钟输入端；

28、第二处理模块，用于将所述零延迟缓冲器的反馈输出端输出的反馈信号发送至多路选择电路；

29、第三处理模块，用于将所述多路选择电路的输出信号发送至所述零延迟缓冲器的反馈输入端，从而所述零延迟缓冲器的时钟输出端输出的时钟信号与所述参考时钟信号的相位和频率满足预设条件。

30、第四方面，本发明提供了一种计算机设备，包括：存储器和处理器，存储器和处理器之间互相通信连接，存储器中存储有计算机指令，处理器通过执行计算机指令，从而执行上述第二方面或其对应的任一实施方式的时钟延迟控制方法。

31、第五方面，本发明提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机指令，计算机指令用于使计算机执行上述第二方面或其对应的任一实施方式的时钟延迟控制方法。

32、本发明提供的技术方案，具有如下技术效果：

33、本发明采用零延迟缓冲器和多路选择电路相结合的方式，实现了时钟信号的延迟控制，并且延迟时间可以通过控制多路选择电路的切换信号传输路径来精确调整，可以实现超前或滞后输出，具有延迟控制精度高、灵活性好的优点。本发明利用零延迟缓冲器可以对时钟信号的相位和频率进行调整，可以输出超前或滞后于参考时钟信号的时钟信号，从而解决传播偏斜的没办法满足并行总线的要求的问题。为并行数据总线稳定可靠的传输提供低传输时间差(传输时间差是指同源时钟信号到达不同接收端的时间差)的参考时钟。

技术特征：

1.一种时钟延迟控制电路，其特征在于，包括：

2.根据权利要求1所述的电路，其特征在于，所述多路选择电路包括：第一多路复用器、第二多路复用器、控制模块和传输线；

3.根据权利要求2所述的电路，其特征在于，所述第一多路复用器和所述第二多路复用器均包括连接端口和多个通道端口；

4.根据权利要求2所述的电路，其特征在于，所述第一多路复用器和所述第二多路复用器均包括多个控制端口；

5.根据权利要求1所述的电路，其特征在于，所述零延迟缓冲器包括锁相环，所述锁相环包括鉴相器、滤波器、振荡器和分频器；

6.一种时钟延迟控制方法，其特征在于，应用于如权利要求1至5任一所述的时钟延迟控制电路，所述方法包括：

7.一种时钟延迟控制装置，其特征在于，包括：

8.一种计算机设备，其特征在于，包括：存储器和处理器，所述存储器和所述处理器之间互相通信连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行权利要求6所述方法的步骤。

9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机指令，所述计算机指令用于使计算机执行权利要求6所述方法的步骤。

技术总结
本发明涉及通信技术邻域，公开了一种时钟延迟控制电路、方法、装置、计算机设备及介质，该电路包括：零延迟缓冲器包括时钟输入端、反馈输出端、反馈输入端和时钟输出端；时钟源被配置为与接收端连接，与零延迟缓冲器的时钟输入端连接；零延迟缓冲器的时钟输入端被配置为接收时钟源发送的参考时钟信号；零延迟缓冲器的反馈输出端与多路选择电路连接；多路选择电路与零延迟缓冲器的反馈输入端连接；多路选择电路被配置为切换零延迟缓冲器的反馈输出端和零延迟缓冲器的反馈输入端之间的信号传输路径；零延迟缓冲器的时钟输出端被配置为与接收端连接。基于本发明的方案可以实现超前或滞后输出，具有延迟控制精度高、灵活性好的优点。

技术研发人员：李健健,朱越奇,王俊松
受保护的技术使用者：广东鸿钧微电子科技有限公司
技术研发日：
技术公布日：2024/11/14