一种基于Unit单元的去耦电容版图填充方法与流程

本发明涉及版图电容自动布局，具体为一种基于unit单元的去耦电容版图填充方法。

背景技术：

1、在版图设计中，去耦电容通常采用cmos结构，但当版图工艺缩小至22nm以下的finfet工艺结构后，金属层从原本的4~8层增加到11层以上，版图中只采用mos作为电容已经不能满足需求，因此通常采用finfet mos电容和由多金属层形成的mom电容二者进行叠加放置来起到增大电容，减小布局面积的效果。

2、在现有技术中，finfet mos和mom电容叠加一起作为去耦电容。由于其结构复杂、设计规则检查（drc）众多，人工放置存在很大困难，在版图设计时需要不断调整尺寸来评估放入是否合适，并且还需要花费大量时间来验证是否产生drc的错误并不断调整和优化，因此会浪费使用者大量的时间，降低了工作效率，使得其适用性不高。

3、在所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

1、本发明的目的在于提供一种基于unit单元的去耦电容版图填充方法，以解决上述背景技术中提出的问题。

2、为实现上述目的，本发明提供如下技术方案：

3、一种基于unit单元的去耦电容版图填充方法，具体步骤包括：

4、s1：基于两种不同电容，构建若干组不同尺寸的组合单元，并采集不同尺寸组合单元的容值；

5、s2：采集版图中空置区块的尺寸，根据空置区块的尺寸和组合单元的尺寸生成多组填充方案；

6、s3：计算每组填充方案对应的总容值，将总容值最大的一组方案作为最终的优化方案；

7、s4：循环步骤s2~s3，完成对版图中多个空置区块的自动填充。

8、优选的，所述组合单元采用finfet mos电容和mom电容叠加放置构成，所述组合单元之间能够相互并联。

9、优选的，所述填充方案的生成和优化逻辑为；

10、根据空置区块的长宽和组合单元的长宽，计算不同尺寸的组合单元在空置区块内的横向放置个数和纵向放置个数；

11、根据横向放置个数和纵向放置个数，计算不同尺寸的组合单元在空置区块内的总放置个数，并生成多组填充方案；

12、根据不同尺寸组合单元的总放置个数和容值，计算每组填充方案的总容值，实现对填充方案的优化。

13、优选的，所述组合单元为正方体结构。

14、优选的，将组合单元的边长标定为，下标表示不同尺寸组合单元的编号，空置区块的横向和纵向尺寸分别标定为，，下标表示空置区块的编号；

15、计算每组填充方案下，组合单元的横向放置个数和纵向放置个数，计算方式为：

16、

17、

18、计算每组填充方案下组合单元的总放置个数和该方案对应的总容值，计算方式为：，，式中表示单个组合单元的容值。

19、与现有技术相比，本发明的有益效果是：本发明通过利用finfet mos电容和mom电容共同叠加放置构成多种尺寸固定的组合单元，实现了对结构尺寸的统一化和规范化，能够方便在设计规则的约束下进行对版图的自动填充，免去了人工放置验证的麻烦，不仅减少了手动布局的时间，还能够提高布局的准确性和一致性，减少开发的周期和成本。

技术特征：

1.一种基于unit单元的去耦电容版图填充方法，其特征在于，具体步骤包括：

2.根据权利要求1所述的一种基于unit单元的去耦电容版图填充方法，其特征在于：所述组合单元采用finfet mos电容和mom电容叠加放置构成，所述组合单元之间能够相互并联。

3.根据权利要求1所述的一种基于unit单元的去耦电容版图填充方法，其特征在于：所述填充方案的生成和优化逻辑为；

4.根据权利要求3所述的一种基于unit单元的去耦电容版图填充方法，其特征在于：所述组合单元为正方体结构。

5.根据权利要求4所述的一种基于unit单元的去耦电容版图填充方法，其特征在于：将组合单元的边长标定为，下标表示不同尺寸组合单元的编号，空置区块的横向和纵向尺寸分别标定为，，下标表示空置区块的编号；

技术总结
本发明提供一种基于Unit单元的去耦电容版图填充方法，涉及版图电容自动布局技术领域，本发明通过利用Finfet MOS电容和MOM电容共同叠加放置构成多种尺寸固定的组合单元，实现了对结构尺寸的统一化和规范化，能够方便在设计规则的约束下进行对版图的自动填充，免去了人工放置验证的麻烦，不仅减少了手动布局的时间，还能够提高布局的准确性和一致性，减少开发的周期和成本。

技术研发人员：陈苗苗,张冬青,邓云
受保护的技术使用者：中茵微电子（南京）有限公司
技术研发日：
技术公布日：2024/9/26