专利名称：一种大容量高速数据采集缓存方法及设备的制作方法
技术领域：
本发明涉及数据采集中的缓存方法及设备。
在使用计算机的不同场合中，涉及实时数据采集的已占有很大比例。但在采用计算机实时数据采集时，其数据源和处理器往往具有不同的数据库，从而需要用缓存器进行缓存，其中一种方式就是FIFO(先进先出)缓存。实际采集过程中经常遇到数据采集率高、速度快，而数据处理时间较长、速度慢的矛盾，需采用大容量的FIFO芯片。然而当缓存容量大时，需多片FIFO级连，因而价格昂贵，同时，用FIFO芯片难以实现多轨同时写入和读出。
本发明的目的就是用静态随机存贮器(RAM)配以相应的地址计数器和控制电路来交替读写，实现低成本的FIFO功能。同时用这种方法容易实现多轨同时写入和读出。
本发明的目的是这样实现的用两组静态随机存贮器(RAM)配以相应的地址计数器和控制电路，使两组RAM交替读写。具体办法为当一组RAM处于写模式时，另一组RAM必处于读模式。写模式的RAM连接到数据入口的数据线，并接通写时钟，读模式的RAM则连接到数据出口的数据线，并接通读时钟，当读空或写满时(即相应地址计数器满时)，地址计数器给出“空”或“满”标志，通过控制电路将数据线，时钟信号、工作模式同时切换，两组RAM交换读写状态。如此不断反复，用两组RAM交替工作实现了FIFO功能。由于两组RAM中的RAM片数容易扩展和配对，故容易实现多轨同时读写，字宽也可自由选择，如常用的8位、12位、16位、32位等。
上述方法的实现包括下列设备两组静态随机存贮器(RAM)、与RAM相应的地址计数器及控制电路。
本发明方法用两组RAM交替工作实现了FIFO功能，降低了成本，电路实现简单、可靠且容易实现多轨同时读写，比单一的FIFO芯片更为优越。
图1是本发明的一种实施例在本实施例中，两组RAM分别由两片32K RAM组成，有各自的地址计数器。CK1和CK2分别是RAM1和RAM2的地址计数时钟，由二选一电路按其工作模式选择接通写时钟或读时钟。数据线的选通则是由四个三态门来完成控制的。
权利要求
1.一种大容量高速数据采集缓存方法，它包括下列步骤(1)用两组静态随机存贮器(RAM)配以相应的地址计数器和控制电路；(2)当一组RAM置于写模式时，另一组RAM则置于读模式，写模式的RAM接通入口的数据线和写时钟，读模式的RAM则接通出口处的数据线和读时钟；(3)当读空或写满时(即相应地址计数器满时)，地址计数器给出“空”或“满”标志，通过控制电路将两组RAM的工作模式和所接通的数据线、时钟信号切换；(4)上述(2)、(3)步骤反复循环使两组RAM交替读写。
2.根据权利要求1所述的缓存方法，其特征在于两组RAM中的RAM片子可配对连接不同的输入、输出线，实现多轨同时读写。
3.根据权利要求1或2所述的缓存方法，其特征在于RAM的并行字宽可扩展。
4.一种为实现权利要求1所述方法专门设计的缓存设备，它包括两组静态随机存贮器(RAM)、与RAM相应的地址计数器、控制电路，其特征在于当一组RAM处于写模式时其数据线接通入口并使用写时钟，而另一组RAM必定处于读模式，其数据线接通出口并使用读时钟;地址计数器满时给出“空”或“满”标志，通过控制电路将两组RAM的工作模式、数据线和时钟信号同时切换。
5.根据权利要求4所述的缓存设备，其特征在于两组RAM中的RAM片子可配对连接不同的输入、输出数据线。
全文摘要
本发明公开了一种大容量高速数据采集缓存方法及设备。本发明用两组RAM配以相应的地址计数器和控制电路交替读写实现了低成本的FIFO功能。用本发明方法容易实现多轨的同时读写，优于单一的FIFO芯片。
文档编号G06F12/00GK1094525SQ93110970
公开日1994年11月2日 申请日期1993年4月19日 优先权日1993年4月19日
发明者黄晓革, 陈小洪, 周建平, 陈宏猷 申请人:电子科技大学