专利名称：个人计算机中容量超过528兆字节的dasd装置和方法
在今日现代社会的很多部门中，个人计算机系统尤其是IBM个人计算机已广泛用来提供计算能力。通常个人计算机系统可定义为桌上计算机、立式计算机、或可携式微机，它们包括一个具有带有易失性和非易失性存储器的单一系统处理器的系统单元、一个显示器、一个键盘、一个或更多软盘驱动器、一个固定盘存储器、和一个选用的打印机或绘图仪。这些系统的一个突出特点是使用母板或系统平面板，将很多部件在电气上连接起来。这些系统主要是为单用户设计的，以提供单独的计算能力，并且价格低廉，供个人或小公司购买。这类个人计算机系统的例子是IBM的PC AT，PS/1，PS/2、和THINKPAD系统。
这些系统可分为两大家族。第一家族通常称为Family I Mod-els，它们使用由IBM PC AT和其他“IBM兼容”机所代表的系统和总线结构。第二家族称为Family II Models，它们使用由IBM的PS/2型号50至95所代表的IBM的微通道总线结构。Family Imodels最初将INTEL8088或8086微处理器用作系统处理器。这些处理器有能力访问一兆字节随机存取存储器(也称为RAM，即个人计算机系统中用作工作存储器的非易失性存储器)。Family IImodels则使用高速INTEL80286、80386、80486、和Pentium微处理器，这些微处理器能在实地址模式中工作，用来对较慢速度的IN-TEL8086微处理器进行仿真，也能在保护模式中工作，该模式可对某些模型将一兆字节的存储器寻址范围扩展至4GB。本质上，80286、80386和80486处理器的实地址模式特点为8086和8088处理器的软件提供硬件兼容性。
由于“Family I”个人计算机系统的设计符合个人计算机工业的大程序段所遵循的标准，这些系统已被称为“工业标准结构”或ISA系统。这些标准包括那些实现系统功能的控制程序所用的一定的运行调用。这些控制程序经常被看作为“基本输入/输出系统”或BIOS，同时ISA系统遵循IBM BIOS技术资料中提出的BIOS设计。为公开本发明的目的，上述资料中的一个重要部分是属于中断13操作的那部分，它们出现在2—58页上以及以后引用的资料中。中断13规定了ISA系统和固定盘或直接存取存储装置(也称为DASD)的寻址的操作方式，这些存储装置的例子是大存储容量、固定的旋转磁(或其他)介质盘驱动器或硬盘驱动器或硬盘。这些DASD和“软”盘的区别在于后者的磁(或其他)介质可以取出而不是固定不可动。
用于ISA个人计算机系统的DASD也称为“可附加于AT”或“ATA”驱动器。在早期设计的系统中，典型的DASD是和一个与驱动器分开的控制器一起使用的。DASD和计算机系统其余部分之间的数字数据的通信由控制器来控制，在早期设计中该控制器是一块装在一个输入/输出或I/O总线上的插座中的卡或插件板(参见The Winn Rosch Hardware Bible Simon & Schuster，New York，1989一书中475页)。控制器的操作是通过磁道(这里也称为柱面)和扇区来寻找那些写入DASD的旋转盘或从旋转盘读出的数字数据的地址。此外，由于DASD在正常情况下具有众多的叠装在一起的盘或板，并由众多磁头所服务，所以寻址操作是由将要访问所需柱面部分或扇区的那个磁头完成的。这种地址称为柱面—磁头—扇区或CHS寻址。
由于中断13设计的一定限制，ISA个人计算机系统希望对1024个柱面和多至256个磁头进行寻址。然而，DASD设计并不总是容易地满足这些要求。另外，DASD的设计者和制造者可以提供更多的柱面和其数量小于中断13设计所预期最大的磁头数。正常情况下ATA DASD有16个磁头。然而，对柱面的寻址限制在1024，每磁道的扇区大小的固有限制值是63，每扇区限制在512个字节，这些限制使这一种16磁头的ATA DASD的寻址能力限制在528,482,304个字节(1024×16×63×512)。
在ISA个人计算机系统在不断发展时，出现了实现DASD控制的另一种方案。这里包括集成驱动电子线路(这里也称为IDE)型的装置，其中电子线路是和DASD结构做成一个整体而不是装在控制器插件板上。这使IDE DASD可不必和单独提供的控制器插件板安装在一起，因此可节省I/O总线上一个插槽或插座。有些系统用的另一种方案是将DASD的控制器直接安装在系统母板或平面板上，同样地可将DASD离开所单独提供的控制器插件板而单独安装，因此也节省I/O总线上一个插槽或插座。这两种方法都解决不了在使用前面的CHS数据时在这类驱动器中寻址范围超过1024柱面的问题。
当所述设计领域中取得进展时，在DASD的设计和制造中也同样取得进展。结果是，已经有驱动器，其容量超过大约528兆字节的最高限度。因此能够满意地去对这类驱动器容量进行寻址就成为重要的事。
本公开涉及到将写入DASD或从DASD读取的数字数据的寻址进行换算，以便容纳DASD的存储容量，该容量超过由中断13所施加的大约528兆字节的限度。
这里公开的发明通过以下方法可使CHS寻址能力满意地扩展到对超过由中断13设计所限定的大约528兆字节容量的DASD进行寻址使用运行于微处理器和DASD的控制程序，后者用于向所述DASD查询现有柱面数量；确定这个柱面数是否超过1024，当超过时将现有柱面数重复地用2去除，直至商数小于1024，并同时记下重复除2的次数；接着建立起柱面—磁头—扇区数据的第一个基准页框，后者可以具有多至1024个柱面和256个磁头；建立起柱面—磁头—扇区数据的第二个基准页框，后者可具有的柱面数可大于1024，磁头数可多至与DASD现有磁头数相同；以及将第一和第二基准负框间交换的存储地址数字数据进行换算；以便在所述DASD的全部存储容量内交换数据。换算操作利用将现有柱面数重复除以2的次数来完成。
本发明的一部分目的已经叙述过，当下面结合附图进一步进行解释时，其他目的也将显示出来，附图中有
图1是实施本发明的个人计算机的透视图；图2是图1中个人计算机的一些部件，包括机箱、机壳、直接存取存储装置(DASD)和平面板在内的部件分解透视图，用于解释这些部件间的关系；图3是图1和2的个人计算机的某些部件的原理图；图4是图1和2的个人计算机的部件的另一种安排方案的原理图，用于解释这些部件的另一种组织；图5是使用图1至4的个人计算机的本发明在实施时的一定操作步骤的流程图；图6是使用图1至4的个人计算机的本发明在实施时的其他一定操作步骤的流程图；以及图7是使用图1至4的个人计算机的本发明在实施时的另外操作步骤的流程图。
附图显示了本发明的最佳实施例，下面将结合附图更全面地解释本发明，在进行后面的解释之初应该理解；在有关领域中熟悉技术的人们可以修改所解释的本发明而仍然获得本发明的有利成果。相应地，下面的解释应被理解为一种广泛的指导性的面对在有关领域中熟悉技术的人们的公开，而不是对本发明的限制。
现在更具体地参照附图，图1中显示了一个实施本发明的个人计算机系统，并标以10。如上所述，计算机10可以有相连的显示器12，键盘12和打印机或绘图仪14。计算机10有一个由装饰性外表面16组成的机壳15(图2)和一个内屏蔽罩18，后者和机箱19一起构成了一个封闭的屏蔽的空间，用以容纳使用电功率的数据处理和存储部件，供处理和存储数字数据之用。这些部件中至少有一定部分安装在一块多层平面板或母板20上，后者安装在机箱19上，并用于将计算机10的部件在电气上相互连接起来，这些计算机10的部件中，除前面提及者外，还有其他相连的元件，如软盘驱动器、不同形式的直接存取存储装置、辅助插件板或卡、以及类似部件。
机箱19有底板22，面板24，和后面板25(图2)。面板24提供至少一个接线座(所解释的例中有4个座)，用于容纳数据存储装置，例如磁盘或光盘驱动器、后备磁带驱动器、或类似装置。在所解释例子中，提供了一对上接线座26、28和下接线座29、30。上座之一26用于容纳第一尺寸的外部设备驱动器(例如已知的3.5英寸驱动器)，而另一个上座28则用于容纳两种尺寸中所选一种尺寸的驱动器(例如3.5和5.25英寸)，同时两个下座只用于容纳一种尺寸的驱动器(3.5英寸)。图1中一个固定盘DASD标志于90处，众所共知它可用于接收、存储和发送数据。
在将上述结构用于本发明之前，回顾一下个人计算机系统10的一般操作是有益的。参照图3，这是第一种类型个人计算机系统的框图，用于解释诸如根据本发明的系统10那样的计算机系统的不同部件，包括安装在平面板20上的部件和平面板与个人计算机系统的I/O槽及其他硬件间的连接。连接到平面板上的系统处理器32包括一个微处理器，后者由高速CPU局部总线34通过总线控制定时单元35接至存储器控制单元36，而该控制单元36又接至易失性随机存取存储器(RAM)38。任何合适的微处理器都可使用，其中一个合适的微处理器是INTEL卖出的80386。
虽然下面具体结合图3和4的系统框图来解释本发明，但在下面的解释之初应该理解根据本发明的装置和方法本就准备用于平面板的其他硬件配置。例如，系统处理器可以是Intel80286或80486微处理器。
现参照图3，CPU局部总线34(包括数据、地址和控制线)用于连接微处理器32，数学协处理器39，高速缓存控制器40，和高速缓存41。连至CPU局部总线的还有缓存42。缓存42本身连至较低速度(和CPU局部总线相比较)的系统总线44，后者也包括地址、数据和控制线。系统总线44连至缓存42和还有缓存51、68。系统总线44还连至总线控制定时单元35和DMA单元48。DMA单元48包括中央仲裁单元49和DMA控制器50。缓存51为系统总线44和诸如ISA总线52那样的可选择性总线之间提供接口。连至总线52的是众多的用于容纳ISA适配器板的I/O槽54，该ISA适配器板可进一步连至I/O装置或存储器。
仲裁控制总线55将DMA控制器50和中央仲裁单元49接至I/O槽54和软盘适配器56。连至系统总线44的还有存储器控制单元36，它由存储控制器59、地址多路分配器60、和数据缓存61组成。存储器控制单元36进一步接至由RAM插件38所代表的随机存取存储器。存储控制器36所包括的逻辑电路用于将送至微处理器32和自它取出的地址映射为RAM38的特定区域。存储控制器36还产生ROM选读信号(ROMSEL)，用于允许或禁止ROM64工作。虽然显示的微处理器系统具有基本的一兆字节RAM插件，但应该理解可以利用可选存储器插件65至67如图3所示那样将附加存储器连接上去。
锁存缓存68用于将系统总线44和平面I/O总线69连接起来。平面I/O总线69分别包括地址、数据和控制线。相挨着连至平面I/O总线69是一组不同的I/O适配器和其他部件，例如显示适配器70(用于驱动显示器11)、CMOS时钟72、这里称作NVRAM的非易失性CMOS RAM74、RS232适配器76、并行适配器78、众多的定时器80、软盘适配器56、中断控制器84、和只读存储器64、只读存储器64中所存储的BIOS控制程序用于在I/O装置和微处理器32的操作系统之间提供接口。ROM64中所存BIOS可复制入RAM38，以减少BIOS的执行时间。ROM64进一步对存储控制器36作出响应(通过ROMSEL信号)。如存储控制器36允许ROM64工作，则从ROM来执行BIOS。如存储器控制器36禁止ROM64工作，则ROM对来自微处理器32的地址查询不作响应(也即从RAM来执行BIOS)。
时钟72用于计算日期时间，同时NVRAM用于存储系统配置数据。也就是说，NVRAM包含用于描述系统现有配置的数值。例如，NVRAM包含的信息用于描述固定盘或软盘的容量，显示器的类型，存储器的数量，时间，日期，等等。特别重要的是，NVRAM包含一项数据(可能只有一位)，由存储控制器36用来确定是从ROM还是从RAM来运行BIOS的，确定是否需重新申请RAM以用作BIOSRAM。此外，当诸如SET Configuration(设置配置)那样的特定配置程序执行时，这些数据存储在NVRAM中。SET Configura-tion程序的用途是将体现系统配置特征的数值存入NVRAM。
如上所述，计算机有一个标以15的机壳，后者和机箱19一起构成了一个封闭的、屏蔽的空间，用以容纳上面提到的微计算机部件。机壳由一个用可塑的合成材料制成的单一压塑部件即外层装饰罩16和一个与装饰罩形状相同的金属薄衬层18组成。然而，机壳也可用其他已知方法制成，而本发明的应用并不局限于所描述的这种机壳外罩。
ISA个人计算机的另一种安排方案示于图4，图中显示了根据本发明的例如系统10那样的计算机系统的另一种安排方案的不同部件的个人计算机系统框图。图4中所示部件凡其功能类似于上面描述过的图3中部件者，其参考数字也相同，只是加上了100。例如，图4所示微处理器132和图3所示微处理器32的功能是大体上相似的。CPU132通过高速CPU局部总线134连至总线接口控制单元135，连至表示为单列式存储器插件(SIMMS)的易失性随机存取存储器(RAM)138，以及连至存有用在CPU132中的基本输入/输出操作的指令的BIOS ROM164。BIOS ROM164包括在I/O装置和微处理器132的操作系统间用作接口的BIOS。ROM164中所存指令可复制到RAM138中，以减少BIOS执行时间。
CPU局部总线134(包括数据、地址和控制线)也用于将微处理器132与数学协处理器139及DASD控制器185连接起来。熟悉计算机设计和运行的人们知道，DASD控制器可以连至只读存储器(ROM)186，RAM188，和图中右方所示I/O连接所适用的不同类型的外部设备。
总线接口控制器(BIC)135将CPU局部总线134连至I/O总线152。BIC135利用总线152连至可选特性总线，例如具有众多可以容纳适配器卡190的I/O槽的ISA总线，而该适配器卡190又可连至I/O装置或存储器(未示出)。I/O总线152包括地址，数据和控制线。
挨着连到I/O总线152的是不同I/O部件，例如和视频RAM(VRAM)相连的视频信号处理器191，可用于存放图形信息(标于192处)和存放图象信息(标于194处)。和处理器191交换的视频信号可通过数模转换器(DAC)195送至显示器或其他显示装置。另外还有条件将VSP191直接连至这里所称的自然图象输入/输出，后者可能具有录像机、放像机、摄像机等的形式。I/O总线152也连至数字信号处理器(DSP)196，和后者相连的指令RAM198和数据RAM199可用于存放DSP196处理信号时所用软件指令和存放在这种处理操作中所用的数据。DSP196还通过音频控制器200处理音频输入和输出，以及通过模拟量接口控制器201处理其他信号。最后，I/O总线152连至接有电可擦可编程只读存储器(EEPROM)204的输入/输出控制器202，并通过后者以及串行端口与常用外设交换输入和输出信息，这些常用外设包括软盘驱动器、打印机或绘图仪14、键盘12、鼠标器或点定位装置。
在此以前所解释的个人计算机组织的两个不同方案中的任何一个，它所用DASD的柱面数和磁头数可能在中断13设计预期值之内。就是说，柱面数可能是1024或更少，磁头数可能是256或更少。在这种情况下，个人计算机系统的正常操作将不会遇到困难，其结果是询问DASD的特性，并将那部分信息作为系统配置的一部分而存储起来，正常用途下的系统操作是以前技术所熟知的。当DASD事实上具有16个磁头时(通常是ATA DASD)，结果将CHS寻址可用的DASD存储器容量限制为528,482,304个字节的数字数据。
本发明的一个重要的突出的特点是在中断13设计预期值范围内的CHS寻址可用来对ATA DASD寻址，该ATA DASD的柱面数超过1024、磁头数为16、数字数据的存储容量超过528,482,304个字节的数字数据。根据本发明，这是通过在用于CHS寻址的基准页框之间进行换算而完成的。
根据本发明，建立用于CHS寻址的第一基准页框，该基准页框所具有的柱面数超过1024，而磁头数则对应于所用和寻址的驱动器中的实际磁头数。如前面所述，对于将本发明实施于实际运行的个人计算机系统时所遇到的普通类型的驱动器而言，该数目一般是16个磁头。然而，磁头数可以不是16而是DASD设计者所选用的任何预定值。第一基准页框对应于所用DASD的实际特性。
也建立用于CHS寻址的第二基准页框，其柱面和磁头的数量符合中断13的设计约定。也即，第二基准页框的柱面数不大于1024，而磁头数不大于256。
本发明打算将两个基准页框间交换的CHS寻址数据加以换算，以便在所用DASD的全部存储容量内交换数据。这个换算是通过在第一基准页框的寻址和第二基准页框的寻址之间建立特定关系来完成的。
下面的讨论将涉及建立两个基准页框和在它们之间完成换算的方法。然而，作为前提，要注意到建立和换算可用于遇到的各种类型的DASD控制。更具体地说，将要描述的发明可用于通过安装在I/O总线插座中的控制器卡来控制的DASD；可用于IDE类型的DAS-D；以及可用于直接在系统CPU32、132控制下进行寻址的DASD。要注意到在每个例子中都有一个和CHS寻址共同运行的微处理器。在DASD/控制器卡的组合例子中，寻址微处理器一般放置在卡上。对于IDE DASD讲，寻址微处理器一般和DASD做成一个整体。对于由系统CPU直接控制的DASD讲，所用微处理器就是系统CPU。此外，每个例子中都有一个控制程序，后者存储在可由微处理器访问的地方，并装载入微处理器，该控制程序和微处理器合作，共同完成寻址操作。这个控制程序这里通常可以称为基本输入/输出系统，或称为BIOS，或者控制程序也可以是这类系统的一部分。个人计算机系统的BIOS可以包括图3和4中所解释的系统配置的以上讨论中所涉及的主要BIOS；或者可选卡BIOS的一部分，例如可存储在诸如DASD控制器那样的可选卡上；或者装置BIOS，例如可作为IDE DASD的一部分而存储起来的部分；或者以前所描述的主要BIOS的一部分。本发明认为下面将提到的控制程序可以是这些不同类型的任何一种。
在这些例子的任何一个中，本发明所用的系统都有一个旋转介质直接存取存储装置(DASD)90，用于接收、存储和发送数字数据。DASD有第一预定的柱面数和第二预定的磁头数，而每个柱面又划分为第三预定数目的扇区。将能看到，磁头根据CHS寻址信号与柱面的扇区交换数字数据，向扇区写入或自扇区读取数据。根据本发明，柱面、磁头、和扇区一起决定了DASD的超过528,482,304个字节数字数据的存储容量。
如上面讨论所指出的，系统具有微处理器，用于处理数字数据，用于对使用柱面—磁头—扇区存储地址数据与DASD数字数据的交换操作进行控制。系统还有微处理器可以访问的控制程序，用于控制进入DASD和从DASD出来的数字数据流。在运行中，微处理器访问控制程序，装载控制程序，并在所述控制程序的控制下完成一系列操作，允许在DASD的全部存储容量内交换数据。
完成的操作包括建立上面提到的第一和第二基准页框，然后在它们之间进行换算，在建立基准页框之前，系统遵循图5所示步骤，确定要使用的转换系数。这些步骤包括询问DASD中提供的柱面数，然后确定柱面数是否大于16,384。后面数目是这里所描述的特定实施例中可以寻址的最大值，如果实施例在细节上和这里所描述的不同，则这个数目也可能改变。如该数较大，则16,384这个数用于下面步骤。如不是这样，则所查询的数目即可使用。下一步是将用于存放转换系数的寄存器设为零值。然后要确定柱面数是否大于1024，这是上面描述的中断13设计提出的上限值。如柱面数等于或小于1024，则转换系数寄存器仍保留其零计数值，并且不需进行转换。如大于1024，则将柱面数除以2。最好的除法操作方式是使用“向右移位”指令。除法操作后接着将转换系数寄存器的计数值加1。过程又返回来询问柱面数，它现在是前面除法操作的商数，如它仍大于1024，则再将柱面数的商数除以2，再将转换系数寄存数加1，就这样重复除法/增量的过程，直至柱面数的商数小于1024。此时由于商数小于1024，存在寄存器中的计数值就是以后要用的转换系数(这里也标以“N”)。在合适时也可将转换系数作为NVRAM中保持的系统配置数据的一部分而存储起来。
确定转换系数后，即可设置前面提到的基准页框。一个这样的页框可如图6描述的那样，由一个操作过程来设置，以获取DASD的驱动器参量。如图所示，柱面和磁头数量可自DASD获得，也可通过查询自以前存储的数值获得。接着使用转换系数来转换柱面数，将柱面数除以2的转换系数这么多的方幂，2是前面描述过的确定转换系数过程中所用的除数。解释这种转换的另一种方法是将柱面数向右移动转换系数这么多的位数。用算法表示，转换后柱面数＝柱面数/2N接着使用转换系数将磁头数进行转换，将磁头数乘以2的转换系数这么多的方幂(或将磁头数向左移动转换系数这么多的位数)。用算法表示，转换后磁头数＝磁头数×2N到这里转换操作已完成，转换后的柱面数和磁头数即送回供DASD的CHS寻址之用。
应注意DASD的柱面数是整数而不可能是分数。在转换中产生出来的的分数柱面数应予抛弃。就是说，具有2001个柱面和16个磁头的驱动器将被认为具有1000个柱面和32个磁头。BIOS柱面的半个“丢掉”了。如果这样的DASD通过BIOS使用中断13设计的约束来对柱面0磁头20寻址，实际的DASD将访问柱面1磁头4。
作为工作例子，假定系统所配备的DASD具有2000个柱面和16个磁头，其总存储容量为1,032,192,000个字节的数字数据(2000×16×63×512)。此时转换系数为1(2000用2除以一次，得商数为1000，小于1024)。
第二个基准页框由DASD本身来建立，它具有超过1024个柱面的范围和多至预定磁头数的范围，也就是实际驱动器所配备的磁头数目。在上述例子中(也和大多数ATA DASD的情况一样)，该数目是16。
两个基准页框之间的换算按图7所解释的来进行，由控制程序与微处理器一起如上面描述那样进行操作。更具体地说，为了能在所述DASD的总存储容量内交换数据，要将第一和第二基准页框间所交换的存储地址数字数据进行换算，该换算是利用数目(N)，也即用2去重复地除柱面数的次数来完成的。在进行这种换算时，首先要查询所存的数据，以确定所存的转换系数是否不等于零。如它是零，则不需任何转换，CHS寻址操作可如原先中断13设计所打算的那样来进行。如它大于零，则驱动器命令中的柱面数乘以2的转换系数N这么多的方幂。用算法表示如下换算后柱面数＝转换后柱面数×2N转换后磁头数接着用DASD中实际现有的磁头数去除，这个除法的余数即被认为是换算后磁头数。这个除法的商数再与换算后柱面数进行逻辑“或”操作，其结果被认为是寻址的柱面数。
如上所指出，对转换系数的确定、转换和换算可以是系统BIOS和系统CPU的共同功能；可以是控制器卡BIOS和控制器微处理器的共同功能；也可以是IDE BIOS和IDE微处理器的共同功能。在所有情况下，换算的效果是相同的在第一基准页框内遵照ISABIOS中的中断13设计的约束的CHS地址换算成为在第二基准页框内满足DASD实际特性要求的CHS地址，而DASD的实际特性要求却是超出ISA BIOS中的中断13设计的约束的。
在附图和技术性能描述中提出了本发明的最佳实施例，虽然使用了特定的术语，所给出的描述只在属性和描述方面使用术语，而不是为了限制目的。
权利要求
1.一种计算机系统，其特征在于包括一种用于接收、存储和发送数字数据的旋转介质直接存取存储装置(DASD)，所述DASD具有第一预定的柱面数和第二预定的磁头数，每个所述柱面分为第三预定数目的扇区，以及所述磁头与所述柱面的所述扇区交换数字数据，所述DASD具有利用柱面—磁头—扇区存储地址数据所确定的其中的数字数据的地址，所述柱面和所述磁头和所述扇区一起确定了所述装置的存储容量，该容量超过528,482,304个字节的数字数据，一种用于处理数字数据的微处理器，所述微处理器对利用柱面—磁头—扇区存储地址数据与所述DASD的数字数据交换进行控制，以及一个可由所述微处理器访问的控制程序，所述控制程序用于控制进入所述DASD和自所述DASD出来的数字数据流，所述微处理器访问所述控制程序及将所述控制程序加以装载，并在所述控制程序的控制下运行，所述控制程序和所述微处理器及所述DASD一起发挥以下功能，用于向所述DASD查询所述第一预定柱面数，用于确定所述第一预定柱面数超过1024，用于重复地用2去除所述第一预定数，直至商数小于1024，同时将重复实现除法的次数N寄存起来，用于为柱面—磁头—扇区数据建立第一基准页框，所述第一基准页框具有多至1024柱面的范围和多至256个磁头数的范围，用于为柱面—磁头—扇区数据建立第二基准页框，所述第二基准页框具有大于1024柱面的范围和多至所述第二预定磁头数的范围，以及用于将在所述第一和第二基准页框之间交换的存储地址数字数据进行换算，以使数据交换能在所述DASD的总存储容量内进行，所述换算利用次数N来完成，所述次数是将所述第一预定数值除以2的重复次数。
2.根据权利要求1的计算机系统，其特征在于包括用于接收和存储所述控制程序的存储单元，所述存储单元在操作上和所述微处理器相连，供所述微处理器访问所述控制程序。
3.根据权利要求2的计算机系统，其特征在于所述存储单元包括只读存储装置。
4.根据权利要求2的计算机系统，其特征在于所述存储单元包括非易失性随机存取存储装置以及所述计算机系统包括一个电源，所述电源在操作上与所述非易失性随机存取存储装置相连，用于激励所述非易失性随机存取存储装置和维持住存储在其中的所述控制程序。
5.根据权利要求1的计算机系统，其特征在于所述DASD是一个集成的驱动器电子线路DASD以及所述微处理器和所述控制程序都和所述DASD组成一个整体。
6.根据权利要求1的计算机系统，其特征在于包括一块用于支撑和连接所述计算机系统的电气部件的母板，并包括在所述母板中确定的输入/输出通道，以及包括通道插座和安装在所述通道插座中的DASD控制器卡，其特征在于所述微处理器安装在所述控制器卡上以及所述控制程序在所述控制器卡上，以供所述微处理器访问。
7.根据权利要求1的计算机系统，其特征在于包括一块用于支撑和连接所述计算机系统的电气部件的母板，其特征在于所述微处理器安装在所述母板上以及所述控制程序存在所述母板上，供所述微处理器访问。
8.根据权利要求7的计算机系统，其特征在于所述微处理器是所述计算机系统的系统处理器，以及所述计算机系统包括一个基本的输入/输出系统BIOS程序，而所述控制程序包含在所述BIOS程序内。
9.根据权利要求1的计算机系统，其特征在于所述控制程序和所述微处理器及所述DASD一起发挥功能，通过以下步骤完成CHS存储地址数字数据的换算功能将从第一基准页框得到的柱面数乘以2N，将从第一基准页框得到的磁头数除以第二预定磁头数，从而获得第二基准页框的柱面数和磁头数。
10.根据权利要求1的计算机系统，其特征在于所述控制程序和所述微处理器及所述DASD一起发挥功能，通过以下步骤完成CHS存储地址数字数据的换算功能将从第二基准页框得到的柱面数除以2N，将从第二基准页框得到的磁头数乘以2N，从而获得第一基准页框的柱面数和磁头数。
11.一种计算机系统，其特征在于包括一种用于接收、存储和发送数字数据的集成的驱动器电子线路旋转介质直接存取存储装置IDE DASD，所述IDE DASD具有第一预定的柱面数和第二预定的磁头数，每个所述柱面划分为第三预定数目的扇区以及所述磁头与所述柱面的所述扇区交换数字数据，所述IDE DASD具有利用柱面—磁头—扇区存储地址数据所确定的其中的数字数据的地址，所述柱面和所述磁头和所述扇区一起确定所述装置的存储容量，该存储容量超过528,482,304个字节的数字数据，一个用于处理数字数据的微处理器，所述微处理器和所述IDE DASD组成一个整体，并利用柱面—磁头—扇区存储地址数据来控制与所述IDE DASD的数字数据的交换，以及一个和所述IDE DASD组合为一个整体的控制程序，所述控制程序可由所述微处理器访问，以用于控制进入所述DASD和从所述IDE DASD出来的数字数据流，所述微处理器访问所述控制程序，和将所述控制程序进行装载，并在所述控制程序的控制下运行，所述控制程序和所述微处理器和所述DASD一起发挥以下功能用于向所述DASD查询所述第一预定的柱面数，用于确定所述第一预定的柱面数超过1024，用于将第一预定数目重复地除以2，直至商数小于1024，同时将这种除法的重复次数N寄存下来，用于为柱面—磁头—扇区数据建立第一基准页框，所述第一基准页框具有多至1024个柱面的范围和多至256个磁头数的范围，用于为柱面—磁头—扇区数据建立第二基准页框，所述第二基准页框具有大于1024个柱面数的范围和多至所述第二预定的磁头数的范围，以及用于将所述第一和第二基准页框之间交换的存储地址数字数据进行换算，以便在所述DASD的总存储容量内交换数据，所述换算是利用将所述第一预定数目重复除以2的次数N来完成的。
12.根据权利要求11的计算机系统，其特征在于包括一个用于接收和存储所述控制程序的存储单元，所述存储单元和所述IDE DASD组成一个整体，并在操作上和所述微处理器相连，供所述微处理器访问所述控制程序。
13.根据权利要求12的计算机系统，其特征在于所述存储单元包括只读存储装置。
14.根据权利要求12的计算机系统，其特征在于所述存储单元包括非易失性随机存取存储装置，以及所述计算机系统包括一个电源，所述电源在操作上与所述非易失性随机存取存储装置相连，用于激励所述非易失性随机存取存储装置和维持住存储在其中的所述控制程序。
15.根据权利要求11的计算机系统，其特征在于所述控制程序和所述微处理器和所述DASD一起发挥功能，通过以下步骤完成CHS存储地址数字数据的换算功能将从第一基准页框得到的柱面数乘以2N，将从第一基准页框得到的磁头数除以第二预定磁头数，从而获得第二基准页框的柱面数和磁头数。
16.根据权利要求11的计算机系统，其特征在于所述控制程序和所述微处理器和所述DASD一起发挥功能，通过以下步骤完成CHS存储地址数字数据的换算功能将从第二基准页框得到的柱面数除以2N，将从第二基准页框得到的磁头数乘以2N，从而获得第一基准页框的柱面数和磁头数。
17.一种计算机系统，其特征在于包括一块用于支撑和连接所述计算机系统的电气部件的母板，一个在所述母板中确定的并包括通道插座的输入/输出通道，一个用于接收、存储和发送数字数据的旋转介质直接存取存储装置DASD，所述DASD具有第一预定的柱面数和第二预定的磁头数，每个所述柱面划分成第三预定数目的扇区，以使所述磁头与所述柱面的所述扇区交换数字数据，所述DASD具有利用柱面—磁头—扇区存储地址数据所确定的其中的数字数据地址，所述柱面和所述磁头及所述扇区一起确定所述装置的存储容量，所述存储容量超过528,482,304个字节数字数据，一个安装在所述通道插座中的DASD控制器卡，一个用于处理数字数据的微处理器，所述微处理器安装在所述DASD控制器卡上，并利用柱面—磁头—扇区存储地址数据控制与所述DASD的数字数据交换，一个存在所述控制器卡上并能由所述微处理器访问的控制程序，用于控制进入所述DASD和从所述DASD出来的数字数据流，所述微处理器访问所述控制程序和将所述控制程序装载，并在所述控制程序的控制下运行，所述控制程序和所述微处理器和所述DASD一起发挥以下功能用于向所述DASD查询所述第一预定柱面数，用于确定所述第一预定柱面数超过1024，用于将所述第一预定数目重复除以2，直至商数小于1024，同时将重复这种除法的次数N寄存起来，用于为柱面—磁头—扇区数据建立第一基堆页框，所述第一基准页框具有多至1024个柱面的范围和多至256个磁头的范围，用于为柱面—磁头—扇区数据建立第二基准页框，所述第二基准页框具有大于1024个柱面的范围和多至所述第二预定磁头数据的范围，以及用于将所述第一和第二基准页框之间交换的存储地址数字数据进行换算，以便在所述DASD的总存储容量内交换数据，所述换算是利用将所述第一预定数目重复除以2的次数N来完成的。
18.根据权利要求17的计算机系统，其特征在于包括一个用于接收和存储所述控制程序的存储单元，所述存储单元安装在所述DASD控制器卡上，并在操作上和所述微处理器相连，供所述微处理器访问所述控制程序。
19.根据权利要求18的计算机系统，其特征在于所述存储单元包括只读存储装置。
20.根据权利要求18的计算机系统，其特征在于所述存储单元包括非易失性随机存取存储装置，以及所述计算机系统包括一个电源，所述电源在操作上与所述非易失性随机存取存储装置相连，用于激励所述非易失性随机存取存储装置和维持住存在其中的所述控制程序。
21.根据权利要求17的计算机系统，其特征在于所述控制程序和所述抽处理器及所述DASD一起发挥功能，通过以下步骤完成CHS存储地址数字数据的换算功能将从第一基准页框得到的柱面数乘以2N，将从第一基准页框得到的磁头数除以第二预定磁头数，从而获得第二基准页框的柱面数和磁头数。
22.根据权利要求17的计算机系统，其特征在于所述控制程序和所述微处理器及所述DASD一起发挥功能，通过以下步骤完成CHS存储地址数字数据的换算功能将从第二基准页框得到的柱面数除以2N，将从第二基准页框得到的磁头数乘以2N，从而获得第一基准页框的柱面数和磁头数。
23.一种计算机系统，其特征在于包括一块用于支撑和连接所述计算机系统电气部件的母板，一个用于接收、存储和发送数字数据的旋转介质直接存取存储装置DASD，所述DASD具有第一预定柱面数和第二预定磁头数，每个所述柱面是分成第三预定数目的扇区以及所述磁头与所述柱面的所述扇区交换数字数据，所述DASD具有利用柱面—磁头—扇区存储地址数据所确定的其中的数字数据地址，所述柱面和所述磁头和所述扇区一起确定所述装置的存储容量，所述存储容量超过528,482,304个字节数字数据，一个用于处理数字数据的微处理器，所述微处理器安装在所述母板上，并利用柱面—磁头—扇区存储地址数据控制与所述DASD的数字数据变换，一个存在所述母板上并能由所述微处理器访问的控制程序，用于控制进入所述DASD和从所述DASD出来的数字数据流，所述微处理器访问所述控制程序和将所述控制程序装载，并在所述控制程序的控制下运行，所述控制程序和所述微处理器和所述DASD一起发挥如下功能用于向所述DASD查询所述第一预定柱面数，用于确定所述第一预定柱面数超过1024，用于将所述第一预定数目重复除以2，直至商数小于1024，同时将重复这种除法的次数寄存起来，用于为柱面—磁头—扇区数据建立第一基准页框，所述第一基准页框具有多至1024个柱面的范围和多至256个磁头的范围，用于为柱面—磁头—扇区数据建立主第二基准页框，所述第二基准页框具有大于1024个柱面的范围和多至所述第二预定磁头数的范围，以及用于将所述第一和第二基准页框之间交换的存储地址数字数据进行换算，以便在所述DASD的总存储容量内交换数据，所述换算是利用将所述第一预定数目重复除以2的次数N来完成的。
24.根据权利要求23的计算机系统，其特征在于包括一个用于接收和存储所述控制程序的存储单元，所述存储单元安装在所述DASD控制器卡上，并在操作上和所述微处理器相连，供所述微处理器访问所述控制程序。
25.根据权利要求24的计算机系统，其特征在于所述存储单元包括只读存储装置。
26.根据权利要求24的计算机系统，其特征在于所述存储单元包括非易失性随机存取存储装置，以及所述计算机系统包括一个电源，所述电源在操作上与所述非易失性随机存取存储装置相连，用于激励所述非易失性随机存取存储装置和维持住存在其中的所述控制程序。
27.根据权利要求24的计算机系统，其特征在于所述微处理器是所述计算机系统的系统处理器，所述计算机系统进一步包括基本输入/输出系统BIOS程序，而所述控制程序包含在所述BIOS程序之中。
28.根据权利要求23的计算机系统，其特征在于所述控制程序和所述微处理器及所述DASD一起发挥功能，通过以下步骤完成CHS存储地址数字数据的换算功能将从第一基准页框得到的柱面数乘以2N，将从第一基准页框得到的磁头数除以第二预定磁头数，从而获得第二基准页框的柱面数和磁头数。
29.根据权利要求23的计算机系统，其特征在于所述控制程序和所述微处理器及所述DASD一起发挥功能，通过以下步骤完成CHS存储地址数字数据的换算功能将从第二基准页框得到的柱面数除以2N，将从第二基准页框得到的磁头数乘以2N，从而获得第一基准页框的柱面数和磁头数。
30.一种具有高速系统处理器且和设计用来在较低速系统处理器上执行的应用软件和操作系统软件相兼容的个人计算机系统，所述个人计算机系统的特征在于包括一个用于处理数字数据的高速微处理器，所述微处理器具有实地址和保护运行模式，并在电气上连至高速数据总线；在电气上和较低速数据总线相连的非易失性存储器；用于在高速数据总线和较低速数据总线间提供通信的总线控制器；在电气上和高速数据总线相连的易失性存储器；在电气上和所述易失性存储器及所述非易失性存储器相连的存储控制器，所述存储控制器对所述易失性存储器、所述非易失性存储器和所述高速微处理器之间的通信进行控制；用于接收、存储和发送数字数据的旋转介质直接存取存储装置DASD，所述DASD具有第一预定柱面数和第二预定磁头数，每个所述柱面划分为第三预定数目的扇区以及所述磁头与所述柱面的所述扇区交换数字数据，所述DASD具有利用柱面—磁头—扇区存储地址数据所确定的其中的数字数据地址，所述柱面和所述磁头及所述扇区一起确定所述装置的存储容量，所述存储容量超过528,482,304个字节数字数据，所述微处理器利用柱面—磁头—扇区存储地址数据控制与所述DASD的数字数据交换，以及一个能由所述微处理器访问、用于控制进入所述DASD和从所述DASD出来的数字数据流的控制程序，所述微处理器访问所述控制程序和将所述控制程序装载，并在所述控制程序的控制下运行，所述控制程序与所述微处理器及所述DASD一起发挥以下功能用于向所述DASD查询所述第一预定柱面数，用于确定第一预定柱面数超过1024，用于将所述第一预定数目重复除以2，直至商数小于1024，同时将重复这种除法的次数N寄存起来，用于为柱面—磁头—扇区数据建立第一基准页框，所述第一基准页框具有多至1024个柱面的范围和多至256个磁头的范围，用于为柱面—磁头—扇区数据建立第二基准页框，所述第二基准页框具有大于1024个柱面的范围和多至所述第二预定磁头数的范围，以及用于将所述第一和第二基准页框之间所交换的存储地址数字数据进行换算，以便在所述DASD的总存储容量内交换数据，所述换算是利用将所述第一预定数目重复除以2的次数来完成的。
31.根据权利要求30的计算机系统，其特征在于所述控制程序存于所述非易失存储器内。
32.根据权利要求31的计算机系统，其特征在于所述非易失性存储器包括只读存储装置。
33.根据权利要求31的计算机系统，其特征在于所述非易失性存储器包括一个非易失性随机存取存储装置，以及所述计算机系统包括一个电源，所述电源在操作上与所述非易失性随机存取存储装置相连，用于激励所非易失性随机存取存储装置和维持住存在其中的所述控制程序。
34.根据权利要求30的计算机系统，其特征在于所述控制程序和所述微处理器及所述DASD一起发挥功能，通过以下步骤完成CHS存储地址数字数据的换算功能将从第一基准页框得到的柱面数乘以2N，将从第一基准页框得到的磁头数除以第二预定磁头数，从而获得第二基准页框的柱面数和磁头数。
35.根据权利要求30的计算机系统，其特征在于所述控制程序和所述微处理器及所述DASD一起发挥功能，通过以下步骤完成CHS存储地址数字数据的换算功能将从第二基准页框得到的柱面数除以2N，将从第二基准页框得到的磁头数乘以2N，从而获得第一基准页框的柱面数和磁头数。
36.一种具有高速系统处理器且和设计用来在较低速系统处理器上执行的应用软件和操作系统软件相兼容的个人计算机系统，所述个人计算机系统的特征在于包括一个用于处理数字数据的高速微处理器，所述微处理器具有实地址和保护运行模式，并在电气上连至高速数据总线；在电气上和较低速数据总线相连的非易失性存储器；用于在高速数据总线和较低速数据总线间提供通信的总线控制器；在电气上和高速数据总线相连的易失性存储器；在电气上和所述易失性存储器及所述非易失性存储器相连的存储控制器，所述存储控制器对所述易失性存储器、所述非易失性存储器和所述高速微处理器之间的通信进行控制；用于接收、存储和发送数字数据的集成的驱动器电子线路的旋转介质直接存取存储装置IDE DASD，所述IDE DASD具有第一预定柱面数和第二预定磁头数，每个所述柱面具有划分为第三预定数目的扇区以及所述磁头与所述柱面的所述扇区交换数字数据，所述IDE DASD具有利用柱面—磁头—扇区存储地址数据所确定的其中的数字数据地址，所述柱面和所述磁头及所述扇区一起确定所述装置的存储容量，所述存储容量超过528,482,304个字节数字数据，一个用于处理数字数据的第二微处理器，所述第二微处理器和所述IDE DASD组合为一个整体，并利用柱面—磁头—扇区存储地址数据控制与所述IDE DASD的数字数据交换，以及一个和所述IDE DASD组合为整体并能由所述第二微处理器访问、用于控制进入所述IDE DASD和从所述IDE DASD出来的数字数据流的控制程序，所述第二微处理器访问所述控制程序和将所述控制程序装载，并在所述控制程序的控制下运行，所述控制程序与所述微处理器及所述DASD一起发挥以下功能向所述DASD查询所述第一预定柱面数，用于确定第一预定柱面数超过1024，用于将所述第一预定数目重复除以2，直至商数小于1024，同时将重复这种除法的次数N寄存起来，用于为柱面—磁头—扇区数据建立第一基准页框，所述第一基准页框具有多至1024个柱面的范围和多至256个磁头的范围，用于为柱面—磁头—扇区数据建立第二基准页框，所述第二基准页框具有大于1024个柱面的范围和多至所述第二预定磁头数的范围，以及用于将所述第一和第二基准页框之间的存储地址数字数据进行换算，以便在所述DASD的总存储容量内交换数据，所述换算是利用将所述第一预定数目重复除以2的次数N来完成的。
37.根据权利要求36的计算机系统，其特征在于包括一个用于接收和存储所述控制程序的存储单元，所述存储单元和所述IDE DASD组合为一个整体，并在操作上和所述第二微处理器相连，供所述第二微处理器访问所述控制程序。
38.根据权利要求37的计算机系统，其特征在于所述存储单元包括只读存储装置。
39.根据权利要求37的计算机系统，其特征在于所述存储单元包括非易失性随机存取存储装置，以及所述计算机系统包括一个电源，所述电源在操作上与所述非易失性随机存取存储装置相连，用于激励所述非易失性随机存取存储装置和维护住存在其中的所述控制程序。
40.根据权利要求36的计算机系统，其特征在于所述控制程序和所述微处理器及所述DASD一起发挥功能，通过以下步骤完成CHS存储地址数字数据的换算功能将从第一基准页框得到的柱面数乘以2N，将从第一基准页框得到的磁头数除以第二预定磁头数，从而获得第二基准页框的柱面数和磁头数。
41.根据权利要求36的计算机系统，其特征在于所述控制程序和所述微处理器及所述DASD一起发挥功能，通过以下步骤完成CHS存储地址数字数据的换算功能将从第二基准页框得到的柱面除以2N，将从第二基准页框得到的磁头数乘以2N，从而获得第一基准页框的柱面数和磁头数。
42.一种具有高速系统处理器且和设计用来在较低速系统处理器上执行的应用软件和操作系统软件相兼容的个人计算机系统，所述个人计算机系统的特征在于包括一块用于支撑和连接所述计算机系统的电气部件的母板，一个用于处理数字数据的安装在所述母板上的高速微处理器，所述微处理器具有实地址和保护运行模式，并在电气上连至高速数据总线；在电气上连至较低速数据总线的非易失性存储器，在所述母板中确定的包括通道插座的输入/输出通道，所述插座在电气上连至较低速数据总线，用于在高速数据总线和较低速数据总线之间提供通信的总线控制器，电气上连至高速数据总线的易失性存储器；电气上连至所述易失性存储器和所述非易失性存储器的存储控制器，所述存储控制器对所述易失性存储器和所述非易失性存储器和所述高速微处理器间的通信进行控制；用于接收，存储和发送数字数据的旋转介质直接存取存储装置DASD，所述DASD具有第一预定柱面数和第二预定磁头数，每个所述柱面划分为第三预定数目的扇区以及所述磁头与所述柱面的所述扇区交换数字数据，所述DASD具有利用柱面—磁头—扇区存储地址数据所确定的其中的数字数据地址，所述柱面和所述磁头及所述扇区一起确定所述装置的存储容量，所述存储容量超过528,482,304个字节数字数据；安装在所述通道插座内的DASD控制器卡；用于处理数字数据的第二微处理器，所述第二微处理器安装在所述DASD控制器卡上，并对利用柱面—磁头—扇区存储地址数据与所述DASD的数字数据交换进行控制，以及存在控制器卡上并可由所述微处理器访问的控制程序，所述控制程序用于控制进入所述DASD和从所述DASD出来的数字数据流，所述第二微处理器访问所述控制程序和装载所述控制程序及在所述控制程序控制下运行，所述控制程序和所述第二微处理器及所述DASD发挥以下功能用于向所述DASD查询所述第一预定柱面数，用于确定第一预定柱面数超过1024，用于将所述第一预定数目重复除以2，直至商数小于1024，同时将重复这种除法的次数N寄存起来，用于为柱面—磁头—扇区数据建立第一基准页框，所述第一基准页框具有多至1024个柱面的范围和多至256个磁头的范围，用于为柱面—磁头—扇区数据建立第二基准页框，所述第二基准页框具有大于1024个柱面的范围和多至所述第二预定磁头数的范围，以及用于将所述第一和第二基准页框之间所交换的存储地址数字数据进行换算，以便在所述DASD的总存储容量内交换数据，所述换算是利用将所述第一预定数目重复除以2的次数N来完成的。
43.根据权利要求42的计算机系统，其特征在于包括一个用于接收和存储所述控制程序的存储单元，所述存储单元安装在所述DASD控制器卡上，并在操作上和所述微处理器相连，供所述微处理器访问所述控制程序。
44.根据权利要求43的计算机系统，其特征在于所述存储单元包括只读存储装置。
45.根据权利要求43的计算机系统，其特征在于所述存储单元包括非易失性随机存取存储装置，以及所述计算机系统包括一个电源，所述电源在操作上与所述非易失性随机存取存储装置相连，用于激励所述非易失性随机存取存储装置和维持住存在其中的所述控制程序。
46.根据权利要求42的计算机系统，其特征在于所述控制程序和所述微处理器及所述DASD一起发挥功能，通过以下步骤完成CHS存储地址数字数据的换算功能将从第一基准页框得到的柱面数乘以2N，将从第一基准页框得到的磁头数除以第二预定磁头数，从而获得第二基准页框的柱面数和磁头数。
47.根据权利要求42的计算机系统，其特征在于所述控制程序和所述微处理器及所述DASD一起发挥功能，通过以下步骤完成CHS存储地址数字数据的换算功能将从第二基准页框得到的柱面数乘以2N，将从第二基准页框得到的磁头数乘以2N，从而获得第一基准页框的柱面数和磁头数。
48.一种操作运行计算机系统的方法，所述计算机系统具有用于接收、存储和发送数字数据的旋转介质直接存取存储装置DASD，所述DASD具有第一预定柱面数和第二预定磁头数，每个柱面划分为第三预定数目的扇区，磁头与柱面的扇区交换数字数据，DASD具有利用柱面—磁头—扇区CHS数据所确定的其中的数字数据地址，柱面和磁头和扇区一起确定DASD的存储容量，该存储容量超过528,482,304个字节数字数据，用于处理数字数据的微处理器，微处理器利用柱面—磁头—扇区存储地址数据控制与DASD的数字数据交换，以及可由微处理器访问的控制程序，用于控制进入DASD和由DASD出来的数字数据流，本方法的特征在于包括以下步骤通过微处理器访问控制程序，将控制程序装载，并在控制程序下进行以下操作向DASD查询第一预定柱面数，确定第一预定柱面数超过1024，将第一预定数目重复除以2，直至商数小于1024，同时将重复这种除法的次数N寄存起来，为CHS数据建立第一基准页框，第一基准页框具有多到1024个柱面的范围和多至256个磁头的范围，为CHS数据建立第二基准页框，所述第二基准页框具有大于1024个柱面的范围和多至所述第二预定磁头数的范围，以及将第一和第二基准页框之间所交换的CHS存储地址数字数据进行换算，以便在DASD的总存储容量内交换数据，换算步骤是利用将所述第一预定数目重复除以2的次数来完成的。
49.根据权利要求48的方法，其特征在于换算CHS存储地址数字数据的步骤包括下面步骤将从第一基准页框得到的柱面数乘以2N，将从第一基准页框得到的磁头数除以2N，从而获得第二基准页框的柱面数和磁头数。
50.根据权利要求48的方法，其特征在于换算CHS存储地址数字数据的步骤包括下面步骤将从第二基准页框得到的柱面数除以2N，将从第二基准页框得到的磁头数乘以2N，从而获得第一基准页框的柱面数和磁头数。
51.根据权利要求48的方法，其特征在于换算CHS存储地址数字数据的步骤包括下列步骤通过查询N的数值对磁盘驱动器命令作出响应；接着区别N的数值等于零还是大于零；接着在确定N等于零时作出响应，将柱面和磁头地址不加换算而传送过去；在确定N大于零时作出以下响应将柱面地址乘以2N以及将磁头地址除以第二预定数目以及将磁头地址被第二预定数目除以后所得余数作为换算后磁头地址存储起来，接着将磁头地址被第二预定数目除以后所得商数与柱面地址作逻辑或运算，所得结果即作为换算后柱面地址存储起来；接着将如此换算所得柱面和磁头地址传送过去。
52.一种操作运行计算机系统的方法，该计算机系统具有一个用于接收、存储和传送数字数据的集成的驱动器电子线路的旋转介质直接存取存储装置IDE DASD，IDE DASD具有第一预定柱面数和第二预定磁头数，每个柱面划分为第三预定数目的扇区，同时磁头与柱面的扇区交换数字数据，IDE DASD具有利用柱面—磁头—扇区CHS数据所确定的其中的数字数据地址，柱面和磁头和扇区一起确定IDE DASD的存储容量，该存储容量超过528,482,304个字节数字数据，一个和IDE DASD的电子线路组合成为一个整体用于处理数字数据的微处理器，该微处理器控制利用CHS数据与IDEDASD的数字数据交换，以及一个可由微处理器访问的控制程序，用于控制进入IDEDASD和从IDE DASD出来的数字数据流，该方法的特征在于包括以下步骤通过微处理器访问控制程序，装载控制程序，并在控制程序的控制下进行以下操作向DASD查询第一预定柱面数，确定第一预定柱面数超过1024，将第一预定数目重复除以2，直至商数小于1024，同时将重复这种除法的次数N寄存起来，为将要在IDE DASD之外使用的CHS数据建立第一基准页框，第一基准页框具有多至1024个柱面的范围和多至256个磁头的范围，为将要在IDE DASD内部使用的CHS数据建立第二基准页框，第二基准页框具有大于1024个柱面的范围和多至第二预定磁头数的范围，以及将第一和第二基准页框之间交换的CHS存储地址数字数据进行换算，以便在IDE DASD的总存储容量内交换数据，所述换算步骤是利用将第一预定数目重复除以2的次数N来完成的。
53.根据权利要求52的方法，其特征在于换算CHS存储地址数字数据的步骤包括下面步骤将从第一基准页框得到的柱面数乘以2N，将从第一基准页框得到的磁头数除以第二预定磁头数，从而获得第二基准页框的柱面数和磁头数。
54.根据权利要求52的方法，其特征在于换算CHS存储地址数字数据的步骤包括下面步骤将从第二基准页框得到的柱面数除以2N，将从第二基准页框得到的磁头数乘以2N，从而获得第一基准页框的柱面数和磁头数。
55.根据权利要求52的方法，其特征在于换算CHS存储地址数字数据的步骤包括下列步骤通过查询N的数值对磁盘驱动器命令作出响应；接着区别N的数值等于零还是大于零；接着在确定N等于零时作出响应，将柱面和磁头地址不加换算而传送过去；在确定N大于零时作出以下响应将柱面地址乘以2N以及将磁头地址除以第二预定数目以及将磁头地址被第二预定数目除以后所得余数作为换算后磁头地址存储起来；接着将磁头地址被第二预定数目除以后所得商数与柱面地址作逻辑或运算，所得结果即作为换算后柱面地址存储起来；接着将如此换算所得柱面和磁头地址传送过去。
56.一种操作运行计算机系统的方法，该计算机系统具有一个用于接收、存储和传送数字数据的旋转介质直接存取存储装置DASD，该DASD具有第一预定柱面数和第二预定磁头数，每个柱面划分为第三预定数目的扇区，同时磁头与柱面的扇区交换数字数据，DASD具有利用柱面—磁头—扇区CHS数据所确定的其中的数字数据地址，柱面和磁头和扇区一起确定DASD的存储容量，该存储容器超过528,482,304个字节数字数据，一块用于支撑和连接计算机系统的电气部件的母板，该母板确定一个带有通道插座的输入/输出通道，安装在所述通道插座内的DASD控制器卡具有一个用于处理数字数据的微处理器，该微处理器对利用CHS数据与DASD的数字数据交换进行控制，以及存在卡上可由微处理器访问的控制程序用于控制进入DASD和从DASD出来的数字数据流，该方法的特征在于包括下列步骤通过微处理器访问控制程序，将控制程序装载，并在控制程序控制下进行以下操作向DASD查询第一预定柱面数，确定第一预定柱面数超过1024，将第一预定数目重复除以2，直至商数小于1024，同时将重复这种除法的次数N寄存起来，为将要在DASD控制器卡之外使用的CHS数据建立第一基准页框，第一基准页框具有多至1024个柱面的范围和多至256个磁头的范围，为将要在DASD控制器卡和DASD之间使用的CHS数据建立第二基准页框，第二基准页框具有大于1024个柱面的范围和多至第二预定磁头数的范围，以及将第一和第二基准页框之间交换的CHS存储地址数字数据进行换算，以便在DASD的总存储容量内交换数据，所述换算步骤是利用将第一预定数目重复除以2的次数N来完成的。
57.根据权利要求56的方法，其特征在于换算CHS存储地址数字数据的步骤包括下面步骤将从第一基准页框得到的柱面数乘以2N，将从第一基准页框得到的磁头数除以第二预定磁头数，从而获得第二基准页框的柱面数和磁头数。
58.根据权利要求56的方法，其特征在于换算CHS存储地址数字数据的步骤包括下面步骤将从第二基准页框得到的柱面数除以2N，将从第二基准页框得到的磁头数乘以2N，从而获得第一基准页框的柱面数和磁头数。
59.根据权利要求56的方法，其特征在于换算CHS存储地址数字数据的步骤包括下列步骤通过查询N的数值对磁盘驱动器命令作出响应，接着，区别N的数值等于零还是大于零；接着在确定N等于零时作出响应，将柱面和磁头地址不加换算而传送出来；在确定N大于零时作出响应如下将柱面地址乘以2N以及将磁头地址除以第二预定数目以及将磁头地址被第二预定数目除以后所得余数作为换算后磁头地址存储起来；接着将磁头地址被第二预定数目除以后所得商数与柱面地址作逻辑或运算，所得结果即作为换算后柱面地址存储起来；接着将如此换算所得柱面和磁头地址传送出去。
60.一种操作运行计算机系统的方法，该计算机系统具有一个用于接收、存储和传送数字数据的旋转介质直接存取存储装置DASD，该DASD具有第一预定柱面数、第二预定磁头数，每个柱面划分为第三预定数目的扇区，同时磁头与柱面的扇区交换数字数据，DASD具有利用柱面—磁头—扇区CHS数据所确定的其中的数字数据地址，柱面和磁头和扇区一起确定DASD的存储容量，该存储容量超过528,482,304个字节数字数据，一块用于支撑和连接计算机系统的电气部件的母板，该母板具有用于处理数字数据的系统微处理器，该微处理器对利用CHS数据与DASD的数字数据交换进行控制，以及存在母板上可由微处理器访问的控制程序用于控制进入DASD和由DASD出来的数字数据流，该方法的特征在于包括下列步骤通过微处理器访问控制程序，将控制程序装载，并在控制程序控制下进行以下操作向DASD查询第一预定柱面数，确定第一预定柱面数超过1024，将第一预定数目重复除以2，直至商数小于1024，同时将重复这种除法的次数N寄存起来，为将要在DASD之外使用的CHS数据建立第一基准页框，第一基准页框具有多至1024个柱面的范围和多至256个磁头的范围，为将要在DASD内部使用的CHS数据建立第二基准页框，第二基准页框具有大于1024个柱面的范围和多至第二预定磁头数的范围，以及将第一和第二基准页框之间交换的CHS存储地址数字数据进行换算，以便在DASD的总存储容量内交换数据，所述换算步骤是利用将第一预定数目重复除以2的次数N来完成的。
61.根据权利要求60的方法，其特征在于换算CHS存储地址数字数据的步骤包括下面步骤将从第一基准页框得到的柱面数乘以2N，将从第一基准页框得到的磁头数除以第二预定磁头数，从而获得第二基准页框的柱面数和磁头数。
62.根据权利要求60的方法，其特征在于换算CHS存储地址数字数据的步骤包括下面步骤将从第二基准页框得到的柱面数除以2N，将从第一基准页框得到的磁头数乘以2N，从而获得第一基准页框的柱面数和磁头数。
63.根据权利要求60的方法，其特征在于换算CHS存储地址数字数据的步骤包括以下步骤通过查询N的数值对磁盘驱动器命令作出响应；接着区别N的数值等于零还是大于零；接着在确定N等于零时作出响应，将柱面和磁头地址不加换算而传送过去；在确定N大于零时作出以下响应将柱面地址乘以2N以及将磁头地址除以第二预定数目以及将磁头地址被第二预定数目除以以后所得余数作为换算后磁头地址存储起来；接着将磁头地址被第二预定数目除以后所得商数与柱面地址作逻辑或运算，所得结果即作为换算后柱面地址存储起来；接着将如此换算所得柱面和磁头地址传送过去。
全文摘要
本公开涉及到对写入DASD或自DASD读出的数字数据的柱面-磁头-扇区CHS寻址的换算，以便容纳超过大约五亿二十八兆字节的容量限制的DASD存储容量，该容量限制是由工业标准结构个人计算机系统中的中断13设计所限定的。第一基准页框中由ISA BIOS的中断13设计所限定的CHS(柱面-磁头-扇区)地址被换算到第二基准页框中反映DASD实际特性的CHS地址，而该实际特性本来是超出ISA BIOS中的中断13设计的约束的。
文档编号G06F3/06GK1115894SQ9411373
公开日1996年1月31日 申请日期1994年10月31日 优先权日1994年4月7日
发明者丹尼尔·J·科尔罗夫 申请人:国际商业机器公司