专利名称：信息处理系统和操作方法
本专利申请一般涉及信息处理的系统，更具体地涉及一种信息处理系统和操作方法。
许多处理信息系统都包括一个系统存储器和一个超高速缓冲存储器。超高速缓冲存储器是一种存贮来自一部分或几部分系统存储器的信息副本的相对小的高速存储器。通常，这种超高速缓冲存储器在实际上是与系统存储器截然不同的。这种超高速缓冲存储器可与系统的处理器形成或不形成整体。
信息可从系统存储器的一部分复制到超高速缓冲存储器去。超高速缓冲存储器内的信息可被变更。而且，变更后的超高速缓冲存储器的信息可被复制到系统存储器的一部分中去。
处理器的执行单元可根据指令对存储在超高速缓冲存储器的信息进行处理。这些指令包括为在超高速缓冲存储器和处理器的寄存器之间传递数据信息的存储器指令。在存储器指令(诸如“装入/存储”指令或读出/写入指令)的信息没有存入超高速缓冲存储器的一个超高速缓冲失存情况(miss situation)下，则向系统存储器要求这种信息。这样当响应一个超高速缓冲失存情况在等待来自系统存储器的信息时，会产生很大的延迟。
为了减少这样一个超高速缓冲失存情况的负面影响，处理器可在这信息被处理器的另一指令使用之前，支援一个预取指令(例如一个“接触装入”指令)以便从系统存储器内的一个规定地址为超高速缓冲存储器装入数据信息。尽管如此，如果这种预取指令本身导致一个超高速缓冲失存情况，和如果超高速缓冲存储器是一种“阻塞式”(blocking)的超高速缓冲存储器，那么附加的存储器指令会因使用这超高速缓冲存储器而被载断(blocked)直到从系统存储器收到信息为止。无论这些附加的存储器指令是否规定了已存储在这超高速缓冲存储器的信息，它们都被阻挡。
因此，就上述阻塞式超高速缓冲存储器来说，这样一个预取指令是相对无效的，甚至可能降低处理器的性能。对于先有技术，预取操作大大降低了它的实用性，除非超高速缓冲存储器作成非阻塞式的。在一个非阻塞式超高速缓冲存储器中，如果附加的存储器指令规定了已存储在该超高速缓冲存储器，它们不因使用超高速缓冲存储器而被截断。
尽管如此，非阻塞式超高速缓冲存储器的逻辑是比阻塞式超高速缓冲存储器的逻辑要复杂得多。而且由于在等待来自系统存储器的信息时，附加的存储指令是不会因使用超高速缓冲存储器而被阻塞，故难以验证一个非阻塞式超高速缓冲存储器的适当操作。
因此，有必要提出一种信息处理系统和操作方法，其中预取指令对一个具有阻塞式超高速缓冲存储器的系统是有效的。而且，有必要提出一种信息处理系统和操作方法，使之减少超高速缓冲失存情况的负面影响。
在一种信息处理系统和操作方法中，一辅助存储器响应一个第一指令存储来自系统存储器的第一信息。如果第一信息包括有一个第二信息，超高速缓冲存储器便响应第二指令存储来自辅助存储器的第二信息，否则就存贮来自系统存储器的第二信息。
本发明的一个技术优点是，预取指令对一个具有阻塞式超高速缓冲存储器的系统是有效的。
本发明的另一技术优点是，减少了超高速缓冲失存情况的负面影响。
本发明的一个典型实施例和它的优点，通过参考以下说明和附图，可得到更好的了解。附图中，
图1是按照本发明的优选实施例的一信息处理系统的方框图；图2是操作图1的一预取存储器的方法流程图；图3是操作图1的一超高速缓冲存储器的一种方法的流程图；图4是按照本发明另一可供选择的实施例的一信息处理系统的方框图。
参考图1-4，可更好地理解本发明的一典型实施例及其优点，附图中相同和相应部分均采用相同的标号。
图1是以标号10表示的按照本发明一优选实施例的一信息处理系统的方框图。在系统10中，超高速缓冲存储器12是与处理器16集成一整体的。处理器16是一个单片集成电路的超级换算(Superscalar)的微处理器。在一可供选择的实施例中，超高速缓冲存储器12是一个不与处理器16集成的。在另一可供选择的实施例中，处理器16是一个多片微处理器。在又一可供选择的实施例中，处理器16是一个非超级换算处理器。
处理器16包括一总线接口单元(“BIU”)18，探测(snoop)寄存器20，写入寄存器22和读出寄存器24。而且，处理器16包括执行单元19。这优选实施例的一个重要方面是，处理器16还包括一个由一接触装入寄存器(“TLR”)形成的预取存储器26。除了处理器16之外，系统10还包括系统总线28和与其联接的系统存储器30。而且，处理器16的BIU18被连接到系统总线28。
预取存储器26是一个辅助存储器，它被附加到系统10内的系统存储器30和超高速缓冲存储器12。处理器16从系统存储器30内的一地址输入数据信息。这一数据信息是从系统存储器30通过系统总线28由BIU18输入的，并且这数据信息是从BIU18存储到读出寄存器24的。这数据信息是以适当的时刻从读出存器24存储到超高速缓冲存储器12的。处理器16通过将地址信息和数据信息一起存储，将数据信息与其相应的地址相联系。
同样，处理器将数据信息输出到系统存储器30的一地址。这样的数据信息是从超高速缓冲存储器12存储到写入寄存器22的。该数据信息是在适当时刻从写入寄存器22输出到BIU18，并且，BIU18通过系统总线28将该数据信息输出到系统存储器30。该数据信息被存储在系统存储器30内的某相应地址上。
为了保持所存储数据信息的相关性，处理器16对系统总线28上的地址信息进行探测。这样的地址信息是从系统总线28经由BIU18输入的，然后将这地址信息从BIU18存储到探测寄存器20。存储在探测寄存器20的地址信息是与超高速缓冲寄存器12，写入寄存器22和读出寄存器24内的地址信息进行比较的。有重要意义的是，将存储在探测寄存器20的地址信息进一步与预取寄存器26(图1中的TLR26)的地址信息进行比较。如果存储在探测寄存器20的地址信息与存储在超高速缓冲存储器12、写入寄存器22、读出寄存器24或预取存储器26内的地址信息相一致，则处理器16报以适当的相关动作。
执行单元19根据指令对存贮在超高速缓冲存储器12内的信息进行处理。这些指令包括为在超高速缓冲存储器12和处理器16的寄存器之间传送数据信息的存储器指令。在一存储器指令(如一“装入/存储”指令或一“读出/写入”指令)的信息没有存储在超高速缓冲存储器12的一个超高速缓冲失存情况下，处理器16便需要从系统存储器30请求这样的信息。这样，在处理器16在随一超高速缓冲失存情况的发生而等待来自系统存储器30的信息时，会发生显著的延迟量。
在这优选实施例中，超高速缓冲存储器12是一个“阻塞式”的超高速缓冲存储器。在优点方面，阻塞式超高速缓冲存储器的逻辑相对于非阻塞式的超高速缓冲存储器的逻辑较为简单。因此，在处理器16响应一超高速缓冲失存情况而等待来自系统存储器30的信息时，附加的存储器指令会因采用超高速缓冲存储器12被截断直到从系统存储器30接收到这样的信息为止。无论这些附加的存储器指令是否规定了已存储在超高速缓冲存储器12内的信息他们被截断。通过比较，在非阻塞式超高速缓冲存储器中，如果附加存储器指令规定了已存储在超高速缓冲存储器内的信息，它们便不会因使用超高速缓冲存储器而被截断。
为减小处理器16等待来自系统存储器30的信息的这样一种超高速缓冲失存情况的负面影响，处理器16在这信息为处理器16的另一指令使用之先，有利地支援一个预取指令(如一“接触装入”指令)以便从系统存储器30内规定的地址给超高速缓冲存储器12装入数据信息。用先前的阻塞式超高速缓冲存储器时，这样的一个预取指令是相对无效的，甚至有可能降低处理器16的性能。这是因为，如果这预取指令导致超高速缓冲失存情况，这些附加的存储器指令会因使用超高速缓冲存储器12而被截断，直到处理器16从系统存储器30收到信息为止。
这优选实施例的处理器16有利地包括预取存储器26。正如下面对图2和图3要进一步讨论的，预取存储器26在没有使阻塞式超高速缓冲存储器12的逻辑明显复杂化的情况下，支持了这种预取操作。
图2是操作预取存储器26(图1中的TLR26)方法的流程图。开始时，这方法以一判定步骤50自成回路，直到处理器16确定一个预取指令(如一个“接触装入”指令)正在等待执行为止。在另一可供选择的实施例中，这方法以一决定步骤50自成回路，直至处理器16确定一个具有特定型式的指令正等待执行为止；特别是，在这样一种可供选择的实施例中，指令的特定型式可以是一种指令型式而不是一种预取指令型式。
继续参考图2，根据一预取指令等待执行，这方法继续一决定步骤51，在这一步骤中，处理器16确定目标数据信息是否已存储在超高速缓冲存储器12中。如果目标数据信息已存储在超高速缓冲存储器12，该方法返回到决定步骤50。若目标数据信息还未存入超高速缓冲存储器12(即超高速缓冲失存情况)，该方法则继续从决定步骤51到达处理器16要求从系统存储器30通过系统总线28请求目标数据信息的步骤52。
经过步骤52以后，这方法以一决定步骤54自成回路，直到从系统存储器30通过系统总线28接收被请求的数据信息为止。在图1中，BIU18输入接收到的数据信息。根据被收到的数据信息，该方法继续到步骤56，在此步骤，信息被存入预取存储器26而不是超高速缓冲存储器12。步骤56之后，该方法返回到决定步骤50。
由于一预取指令请求的数据信息是被存储到预取存储器26而不是超高速缓冲存储器12内的，所以，这优选实施例的一个重要方面是，附加的存储器指令(例如一“装入/存储”指令或“读出/写入”指令)，在处理器16等待来自系统存储器30的数据信息时，不会因使用超高速缓冲存储器12而被截断。
图3是操作超高速缓冲存储器12的一种方法的流程图。开始时，这方法在一决定步骤60处自成回路，直至处理器16确定一个存储器指令正等待执行为止。根据存储器指令正等待执行，该方法继续到达决定步骤62，在此步骤，处理器16确定目标数据信息是否已存入超高速缓冲存储器12中。如果目标数据信息已存入超高速缓冲存储器12，则该方法继续到达步骤64，在步骤64，处理器16对已存入超高速缓冲存储器12的数据信息执行存储器指令。步骤64后，该方法回到决定步骤60。
若目标数据信息还未存入超高速缓冲存储器12，该方法从决定步骤62继续到决定步骤66，在步骤66，处理器16确定目标数据信息是否被存储在预取存储器26(图1中的TLR26)。若目标数据信息被存入预取存储器26，该方法继续到步骤68，在步骤68，处理器16将目标数据信息从预取存储器26存贮到超高速缓冲存储器12。步骤68之后，该方法继续到达步骤64。
若目标数据信息未存入预取存储器26，该方法从决定步骤66继续到步骤70，在步骤70，处理器16请求从系统存储器30通过系统总线28取得目标数据信息。步骤70之后，该方法在决定步骤72自成回路，直到从系统存储器30通过系统总线28收到所要求的数据信息为止。BIU18输入接收到的数据信息。根据被收到的数据信息，该方法继续来到步骤74，在步骤74，信息被存入读出寄存器24。步骤74以后，该方法继续到步骤76，在步骤76，处理器16将来自读出寄存器24的信息存储到超高速缓冲存储器12。步骤76之后，这方法继续到步骤64。
因此，这优选实施例的一个具有重要意义的方面是，如果目标数据信息不是存储在预取存储器26，则在不给预取存储器26增加信息的情况下，将这信息从系统存储器30存贮到超高速缓冲存储器12。而且，甚至在将信息加到预取存储器26的另一可供选择的实施例中，当超高速缓冲存储器12存储来自系统存储器30的信息时，超高速缓冲存储器12会有利地旁通预取存储器26。
通过旁通预取存储器26，超高速缓冲存储器12更快地从系统存储器30存储这信息而无须等待预取存储器26存储这信息。
图4是以90表示的按照另一可供选择的实施例的一信息处理系统的方框图。图4中，预取存储器26未与处理器16集成成整体。而是预取存储器26是由一联接到系统总线28的存储器阵列形成的。和图1的系统10一样，系统90按照图2和图3的方法操作。
因此，在图2的步骤52，按照一预取指令，处理器16对系统总线28输出一个特别用途的通信信号以对系统总线28设定一个操作作为预取操作。系统总线28支持这样一种特定用途的通信信号，预取存储器26包括有响应它的逻辑。按照对系统总线28的这专用通信信号，预取存储器26在从系统存储器30通过系统总线28收到这样的信息后，于图2的步骤56，贮存信息。
由于一预取指令要求的数据信息被存储到预取存储器26而不是超高速缓冲存储器12，所以，附加的存储器指令(例如一“装入/存储”指令或一“读出/写入”指令)在预取存储器26等待来自系统存储器30的数据信息时，不会因使用超高速缓冲存储器12而被截断。
就优点而言，预取存储器26大大小于系统存储器30。因此，超高速缓冲存储器12从预取存储器26(图2的步骤66和68)输入信息能够大大快于从系统存储器30(图2的步骤70-74)输入信息。和处理器16一样，图4的预取存储器26，通过将地址信息和数据信息一起储存，而使数据信息与其相应地址相关联。
在图1和图4中，预取存储器26用作预取操作的一独立的超高速缓冲线路。如果一存储器指令请求来自超高速缓冲存储器12的缺席信息(即超高速缓冲失存情况)，而这信息被存储在预取存储器26，则将此信息从预取存储器26传送到超高速缓冲存储器12。在这种情况下，有利的是这超高速缓冲失存情况不会导致处理器16从系统存储器30请求这样的信息。在图1所示的实施例中，在对超高速缓冲存储器12进行这种传输之前，预取存储器26中的信息易于被随后的预取操作信息所重复。在图4所示的实施例中，通过比较，多个预取操作的信息可同时被存入预取存储器26中。
参考图1，如若存储在探测寄存器28的地址信息与存贮在预取存储器26的地址信息一致，则处理器16使预取存储器26的内容无效。在这种情况下，处理器16不会从预取存储器26输出信息，因为信息在预取存储器26内未被变更。
参考图4，为保持所存储数据信息的相关性，与处理器16一样，图4的预取存储器26包括有为探测系统总线28上的地址信息的逻辑。若探测到的地址信息与储存在预取存储器26的地址信息一致，则图4的预取存储器26会使其相应于探测到的地址信息的数据内容无效。继续参考图4，由于信息在预取存储器26内未被变更，故预取存储器26不会输出信息。
值得注意的是，在图1和图4中，预取存储器26起到相对于超高速缓冲存储器12的二级(level-2)超高速缓冲存储器的作用。尽管如此，它和先前典型的2级超高速缓冲存储器不同，预取存储器26比其相应的1级(level-1)超高速缓冲存储器12，有较快的存取时间，较简单的逻辑和较小的尺寸。预取存储器26大大小于和快于系统存储器30，还大大小于和快于超高速缓冲存储器12。
这是可能的，因为存贮在预取存储器26的信息不要求包括所有存贮在超高速缓冲存储器12内的信息。预取存储器26起到一个相对于仅用于预取指令的超高速缓冲存储器12的一个2级超高速缓冲存储器的作用。因此，超高速缓冲存储器12从预取存储器26(图2的步骤66和68)输入信息的速度能够大大快于从系统存储器30(图2的步骤70l74)输入的速度。
如果没有预取存储器26，预取操作是很不实际的，除非使超高速缓冲存储器12为非阻塞的。然而，要验证一个非阻塞式超高速缓冲存储器的正确操作是困难的，因为即使在处理器16等待来自系统存储器30的信息时，附加的存储器指令也不会因使用超高速缓冲存储器12而被截断。而且，非阻塞式超高速缓冲存储器的逻辑比阻塞式超高速缓冲存储器的逻辑要复杂得多。因此，就将超高速缓冲存储器12做成非阻塞式的方案而言，预取存储器26与阻塞式超高速缓冲存储器12相结合是有利的。这样一种组合，对于预取指令是非阻塞的，而对于其它存储器指令是阻塞式的。
虽然前面已对本发明的一个典型实施例及其优点作了具体描述，但它们仅作为例子而并不是作为限制来叙述的。在不脱离本发明的广度，范围和精神的情况下，可对该典型实施例作出各种改变、取代和变更。本发明的广度，范围和精神除只受到下面的权利要求及其等同物的限定外，应不受该典型实施例的限制。
权利要求
1.一种信息处理系统，其特征在于，它包括一个存储信息的系统存储器；一个耦合到系统存储器，用于按照一预取指令存储来自系统存储器的第一信息的预取存储器；和一个耦合到预取和系统存储器、用于根据存储器的指令存储第二信息的超高速缓冲存储器，如果第一信息包括第二信息，则该第二信息来自预取存储器，否则该第二信息来自系统存储器而不加到预取存储器。
2.如权利要求1所述的系统，其特征在于，所述高速缓冲存储器是一个阻塞式超高速缓冲存储器。
3.如权利要求1所述的系统，其特征在于，它包括一个为处理这些指令耦合到这些存储器的处理器。
4.如权利要求3所述的系统，其特征在于，所述超高速缓冲存储器是与处理器集成为整体的。
5.如权利要求3所述的系统，其特征在于，所述预取存储器是与处理器集成为整体的。
6.如权利要求1所述的系统，其特征在于，所述预取存储器比所述超高速缓冲存储器小。
7.如权利要求1所述的系统，其特征在于，所述预取存储器比所述系统存储器小。
8.一种信息处理系统，其特征在于，它包括一个存储信息的系统存储器；一个耦合到所述系统存储器为根据一个第一指令而储存来自所述系统存储器的第一信息的辅助存储器；和一个耦合到所述辅助和系统存储器为根据一个第二指令储存第二信息的超高速缓冲存储器；在所述第一信息包括所述第二信息的情况下，所述第二信息来自所述辅助存储器，否则来自所述系统存储器。
9.如权利要求8所述的系统，其特征在于，来自所述系统存储器的所述第二信息是储存在所述超高速缓冲存储器的而没有将所述第二信息加到所述辅助存储器。
10.如权利要求8所述的系统，其特征在于，所述辅助存储器是一个预取存储器。
11.如权利要求8所述的系统，其特征在于，所述第一指令是一个预取指令。
12.如权利要求8所述的系统，其特征在于，它包括耦连到所述辅助存储器用于保持所述辅助存储器中所述第一信息的相关性的装置。
13.如权利要求8所述的系统，其特征在于，所述超高速缓冲存储器是一个阻塞式(blocking)超高速缓冲存储器。
14.如权利要求8所述的系统，其特征在于，它包括一个耦连到所述存储器用于处理所述指令的处理器。
15.如权利要求14所述的系统，其特征在于，所述超高速缓冲存储器是与所述处理器成一整体的。
16.如权利要求14所述的系统，其特征在于，所述辅助存储器是与所述处理器成一整体的。
17.如权利要求14所述的系统，其特征在于，所述处理器输出一个信号，以根据所述第一指令给所述辅助存储器指定所述第一指令。
18.如权利要求17的所述系统，其特征在于，所述辅助存储器根据所述信号储存所述第一信息。
19.如权利要求8的所述系统，其特征在于，所述辅助存储器比所述超高速缓冲存储器小。
20.如权利要求8所述的系统，其特征在于，所述辅助存储器比所述系统存储器小。
21.如权利要求8所述的系统，其特征在于，所述辅助存储器根据具有第一指令型式的所述第一指令，储存所述第一信息。
22.如权利要求21所述的系统，其特征在于，所述超高速缓冲存储器根据具有第二指令型式的所述第二指令，储存所述第二信息。
23.一种信息处理系统的操作方法，其特征在于，包括如下步骤根据一个第一指令，在一辅助存储器内储存来自一系统存储器的第一信息；和根据一个第二指令，如果所述第一信息包括所述第二信息，则将来自所述辅助存储器的第二信息储存在一超高速缓冲存储器内，否则储存来自所述系统存储器的第二信息。
24.如权利要求23所述的方法，其特征在于，储存所述第二信息的所述步骤包括在不将所述第二信息加到所述辅助存储器的情况下，将来自所述系统存储器的所述第二信息储存在所述超高速缓冲存储器中的步骤。
25.如权利要求23所述的方法，其特征在于，将所述第一信息存入所述辅助存储器的所述步骤，包括将所述第一信息储存在一个预取存储器中的步骤。
26.如权利要求23所述的方法，其特征在于，根据所述第一指令储存所述第一信息的所述步骤，包括根据一个预取指令储存所述第一信息的步骤。
27.如权利要求23所述的方法，其特征在于包括保持所述辅助存储器的所述第一信息的相关性的步骤。
28.如权利要求23所述的方法，其特征在于，将所述第二信息储存在所述超高速缓冲存储器的所述步骤，包括将所述第二信息存入一个阻塞式超高速缓冲存储器中的步骤。
29.如权利要求23所述的方法，其特征在于包括为根据所述第一指令给所述辅助存储器指定所述第一指令而输出一个信号的步骤。
30.如权利要求29所述的方法，其特征在于，根据所述第一指令储存所述第一信息的所述步骤包括根据所述信号储存所述第一信息的步骤。
31.如权利要求23所述的方法，其特征在于，储存所述第一信息的所述步骤包括根据具有第一指令型式的所述第一指令储存所述第一信息的步骤。
32.如权利要求31所述的方法，其特征在于，储存所述第二信息的所述步骤包括根据具有第二指令型式的所述第二指令储存所述第二信息的步骤。
全文摘要
一种信息处理系统和操作方法。根据一种第一指令，一个辅助存储器储存来自一系统存储器的第一信息。根据一种第二指令，如果第一信息包括有第二信息，则一个超高速缓冲存储器储存来自辅助存储器的第二信息，否则储存来自系统存储器的第二信息。
文档编号G06F12/08GK1122027SQ9411675
公开日1996年5月8日 申请日期1994年9月30日 优先权日1993年10月1日
发明者J·A·卡勒 申请人:国际商业机器公司