专利名称：用于压缩编码数据的压缩编码装置及记录装置的制作方法
技术领域：
本发明涉及利用沿时间轴相关性进行高效运动图象编码的压缩编码装置，以及记录表示视频信号的压缩编码数据的装置。
已知的一种高效编码系统是运动图象编码专家组(MPEG)系统。对于MPEG系统，为缩短沿时间轴的冗余而进行内图象预测。为此，MPEG系统提供三种图象类型，即内图象或I-图象、预测编码图象或P-图象和双向编码图象或B-图象。I-图象是一种内编码图象即在一帧自身内编码的图象，而P-图象是通过正向预测编码的图象，B-图象是通过双向预测编码的图象。
为了能够随机存取，MPEG系统也使用图象组或GOP结构。即以一组中的多个图象作为一个单元进行随机存取。
如
图1所示，对于按MPEG系统编码的图象数据，将编码序列中从I-图象I(3)开始到下一个I-图象I(12)之前的图象结束的图象数据分成一个GOP组。其原因是，对于以该方式分组的图象，当通过对不采用帧间相关的I-图象解码进行可变速重放时可实现图象重放，并且通过检测每个GOP中设置的规定GOP入口点的GOP标题可容易地隔离I-图象。
虽然可任意选择一个GOP的长度和结构，在一般应用中总是保持一个GOP的长度不变并固定一个GOP中I-图象、P图象和B图象的数量和结构。
然而，对应一个固定结构的GOP，如果已经出现景象变换的图象是P-图象或B-图象，则不能平滑地对该图象进行编码，包含该图象的GOP的图象质量会劣化。
因此，对于所提出的采用上述MPEG系统的压缩编码装置进行下列处理，如图2所示。
首先，将输入的视频信号提供给景象变换检测电路501，用于检测输入视频信号中的景象变换。同时，将该输入视频信号存储在帧存储器502中。在所提出的装置中，设定每个GOP中的图象数量为常规操作的9幅图象。因此帧存储器502的存储容量为2个GOP，即18幅图象。当输入视频信号的18幅图象存储在帧存储器502中时，由景象变换检测电路501检测18幅图象中出现的任何景象变换。在将帧存储器502中保持的图象提供给编码电路506之前，定时控制电路505根据景象变换检测电路501的检测输出确定一个GOP结构。
现在假设将存储器502中存储从B-图象B(1)至P-图象P(18)的图象序列的状态称为缓冲状态1，存储器502中存储从B-图象B(10)至I-图象I(27)的图象序列的状态称为缓冲状态2，存储器502中存储从B-图象B(19)至P-图象P(36)的图象序列的状态称为缓冲状态3，如图3所示。这些状态是这样的对于一个固定的GOP结构，一个GOP和下一个GOP之间的边界是一个GOP点，从一个GOP点到第二GOP点的18幅图象存储在帧存储器502中。对于缓冲状态1，如果景象变换检测电路501在第15幅图象，即图3的I-图象I(15)检测到景象变换，定时控制电路505则设定一个GOP由显示或图象序列中的第1幅图象B(1)到第12幅图象I(12)组成。对于缓冲状态2，如果景象变换检测电路501在第25幅图象，即B-图象B(25)检测到景象变换，定时控制电路505则设定一个GOP由显示序列中的第13幅图象B(13)到第24幅图象P(24)组成。对于缓冲状态3，如果景象变换检测电路501仍未检测到新的景象变换，定时控制电路505则设定一个GOP由显示序列中从前一景象变换点到下一个GOP点组成，即由第25幅图象B(25)到第27幅图象I(24)组成。
如上所述，定时控制电路505在两个GOP范围内可变地设定一个GOP的长度和结构，并将所对应的诸如将在下文说明的包含处理模式标记和图象类型信息信号之类的定时控制信号路由选择到运动矢量检测或运动估算器(ME)电路503、编码电路506和速率控制电路507。
ME电路503、编码处理电路506和速率控制电路507根据来自定时控制电路505的定时控制信号进行处理操作。
下面参考图4的流程图说明电路507的比特率控制操作。通常，比特率控制电路507包括一经适当编程的微计算机(未示出)。该微计算机启动时，首先在步骤S171将参数初始化，以进入中断等待状态(步骤S172)。如果施加一个中断，则在步骤S173、S174捕获上述处理模式标记和图象类型信息以判断该中断特性。响应该处理模式标记在步骤S175、步骤S176和步骤S177分别给出该中断是否基于GOP、基于图象或基于宏块的判定，并根据该判定结果执行基于GOP的处理(步骤S178)、基于图象的处理(步骤S1710)或基于宏块的处理(步骤S1711)。
在步骤S178，如果判断该中断是基于GOP的中断，则在步骤S1781捕获当前处理的GOP，即当前GOP的I-、P-和B图象数量，并在步骤S1782计算剩余比特量或分配给当前GOP的编码信息剩余量。在步骤S1783从一种图象类型向另一种图象类型初始化发送缓冲器(未示出)。
对于上述背景技术中的压缩编码装置100，由于一个GOP的大小和结构响应景象变换检测结果在2个GOP范围内变化，帧存储器502所需要的容量为2个GOP，即18幅图象。由于帧存储器502容量非常大，其产品成本增加。
另外，由于对编码电路506的比特率控制是根据定时控制电路505确定的GOP由来自定时控制电路505的定时控制信号执行的，每当由定时控制电路505确定的GOP的大小改变时需要计算总比特率。换句话说，如图4所示，由于每当一个GOP的大小变化时需要从分配给当前GOP的比特中计算剩余比特量，使比特率控制操作变得复杂。
另一方面，如果将通过背景技术的压缩编码装置获得的比特流记录在记录介质上，在规定恒定码生成比特范围的点信息中缺乏该比特流，以致仍不能由为在记录介质上进行重写而构成的重写系统针对记录介质的预定范围进行准确地写入或重写。
因此本发明的目的是提供一种压缩编码装置和记录所压缩的编码数据的装置，这些装置通过明显减少所需存储器大小或容量可降低产品成本。
本发明的另一个目的是提供一种压缩编码装置和用于记录所压缩的编码数据的装置，这些装置简化了压缩编码操作。
本发明的再一个目的是提供一种压缩编码装置，该装置可在记录介质上预定位置的预定范围内正确写入或重写压缩编码数据。
本发明的再一个目的是提供一种编码数据的记录装置，该装置可在记录介质上预定位置的预定范围内正确写入或重写编码数据。
根据本发明的一个方面，根据利用帧间预测的编码系统对由多幅图象组成的视频信号编码的编码装置包括存储装置，用于存储输入的视频信号；变换点检测装置，用于检测输入视频信号图象的变换点；编码装置，用于以固定编码长度作为编码单元对存储装置中存储的图象编码，以产生比特流；定时控制装置，用于根据变换点检测装置的检测结果确定包括至少一幅内部图象的一组图象并通过编码装置控制图象组中每幅图象固定长度编码的处理定时；以及速率控制装置，用于在定时控制装置的控制下根据变换点检测装置的检测结果控制编码装置中码生成速率范围。上文中，速率控制装置设定从一幅紧接内图象的图象到下一幅内图象的范围作为码生成速率范围。如果出现景象变换，将预先分配给该内图象的编码信息剩余量分配给另一幅图象。如果在该内图象中检测到一个诸如景象变换之类的变换点，则将已经出现变换点的图象转换到一幅内图象进行固定长度编码，以便不劣化图象质量重放记录介质上记录的数据，并因此获得最佳重放图象。由于仅要求存储装置具有至少三幅图象的存储容量，与常规装置相比可明显降低存储规模，从而降低装置的产品成本。
根据本发明的另一个方面，用于根据采用帧间预测的编码系统对由多幅图象组成的视频信号编码并在记录介质上记录该编码数据的装置包括存储装置，用于存储输入的视频信号；变换点检测装置，用于检测输入视频信号图象的变换点；编码装置，用于以固定长度作为编码单元对存储装置中存储的图象编码，以产生比特流；定时控制装置，用于根据变换点检测装置检测结果确定包括至少一幅内图象的一组图象并通过该编码装置控制图象组中每幅图象固定长度编码的处理定时；速率控制装置，用于在定时控制装置的控制下根据变换点检测装置的检测结果控制编码装置中码生成速率范围；以及记录装置，用于将由该编码装置获得的比特流记录在记录介质上。速率控制装置设定从一幅紧接内图象的图象到下一幅内图象的范围作为码生成速率范围。如果出现景象变换，将预先分配给内图象的编码信息的剩余量分配给另一幅图象。如果在该内图象中检测到一个诸如景象变换之类的变换点，则将已经出现变换点的图象转换到一幅内图象进行固定长度编码，以便不劣化图象质量重放记录介质上记录的数据，并因此获得最佳重放图象。由于仅要求存储装置具有至少三幅图象的存储容量，与常规记录装置相比可明显降低存储规模，从而降低装置的产品成本。
对于根据本发明的编码装置，速率控制装置将图象数量固定在码生成速率范围内并固定一个起始图象。这样可校正固定的长度编码。为了在记录介质上记录通过编码装置获得的编码数据，可将编码数据可靠地写入或重写在记录介质的预定范围中。由于编码生成速率范围是固定的，因此无需计算所需的编码长度，从而简化编码过程。
对于根据本发明的编码装置，速率控制单元根据检测的景象变换将码生成速率加倍。如果输入视频信号中出现诸如景象变换之类的变换点，可将预先分配给内图象的编码信息量可靠地分配给另一幅图象。
对于根据本发明的编码装置，编码装置在速率控制装置的控制下将规定码生成速率范围的信息插入该比特流。这样，当记录通过编码装置获得的编码数据时，可将编码数据更可靠地写入和重写在记录介质的预定范围内。
对于根据本发明的编码装置，超越变换点检测装置的检测结果直到该编码装置对另一幅图象进行固定长度编码。这样，即使出现景象变换也可将固定长度编码保持在码生成速率预定范围内。
对于根据本发明的编码装置，变换点检测装置通过在帧间预测中运动矢量检测时发现的剩余信息检测输入视频信号的变换点。这样能校正输入视频信号中变换点的检测。
图1是根据背景技术的一个GOP范围和比特率控制的示意图；图2是根据背景技术的编码装置的结构方框图；图3是图2的编码装置中已经出现景象变换情况下图象类型管理示意图；图4是图2的编码装置中比特控制流程图；图5是根据本发明一个实施例的压缩编码装置的结构方框图；图6是背景技术的编码装置与根据本发明的编码装置相比一个GOP构形和比特率控制示意图；图7是图5的编码装置中出现景象变换情况下图象类型管理示意图；图8是图5的装置中用来参考说明比特控制的流程图；图9是以系数为2增强比特率控制的情况下图象类型管理示意图；图10是以系数为2增强比特率控制的情况下用来参考说明比特率控制的示意图；图11是根据本发明一个改进实施例的编码装置的结构方框图；图12是根据本发明实施例的编码数据记录装置的结构方框图；图13是图12所示记录装置的编码电路中出现景象变换的图象类型管理示意图；图14是可用于图12记录装置的盘形记录介质固定长度单元的示意图；图15是MPEG2系统比特流格式示意图；图16是在记录介质上记录比特流时至少一个或更多比特率控制单元组合情况的示意图；和图17是在记录介质上记录比特流时I-图象的正常位置首先进入比特率控制的情况的示意图。
图5示出根据本发明实施例的编码装置100，包括一个景象变换检测电路101和一个帧存储器102，经输入端子1向二者提供输入视频信号。该编码装置100还包括一个计数器104和一个定时控制电路105，计数器104和景象变换检测电路101的输出提供给该定时控制电路。编码装置100还包括一个运动矢量检测或运动估算器(ME)电路103，帧存储器102和定时控制电路105的输出提供给该运动矢量检测或运动估算器电路103，定时控制电路105的输出提供给速率控制电路107。在编码装置100中，帧存储器102、ME电路103、定时控制电路105和速率控制电路107的输出提供给编码处理电路106，定时控制电路105和编码处理电路106的输出提供给可变长度编码(VLC)电路109。此外，在编码装置100中，VLC电路109的输出提供给输出控制电路112，VLC电路109的输出和输出控制电路112的输出提供给码缓冲器110。编码装置100还包括一个输出接口(I/F)电路111，输出控制电路112和码缓冲器110的输出提供给该输出接口电路111，VLC电路109和输出I/F电路111的输出提供给缓冲计数器108。
定时控制电路105的输出也提供给帧存储器102，码缓冲器110还接收输出I/F电路111和VLC电路109的输出，码缓冲器110的输出提供给速率控制电路107。
上述编码装置100采用MPEG系统，并操作由帧间编码图象(I-图象)、正向预测编码图象(P-图象)和双向预测编码图象或B-图象组成的图象数据。原始图象数据以图6所示的图象序列B(1)、B(2)、I(3)、B(4)、B(5)、P(6)、…作为视频信号进入图5所示的编码装置100中。因此，如果将组成一个GOP的输入视频信号的图象数量设定为9，该GOP则由B(1)至P(9)组成。在编码图象中，进入上文的图象序列，根据GOP结构规则以一个GOP为单元对在其位置互换的相应图象进行编码。换句话说，如图6所示，编码是在以与图象序列不同的编码序列I(3)、B(1)、B(2)、P(6)、B(4)、B(5)、…进行的。
下面将说明编码装置100中所进行的一系列操作。
将提供给编码装置100的视频信号送到景象变换检测电路101和帧存储器102。
由于由编码装置100处理的原始图象数据在I-图象和P-图象之间具有两幅B图象，如图6所示，帧存储器102的存储容量为三个图象。因此，输入视频信号是以其三幅图象为单元存储在帧存储器102中。
景象变换检测电路101检测输入视频信号中已出现景象变换的任何图象，并将该检测结果提供给定时控制电路105。
图5所示的计数器104由图象计数器104a、宏块计数器104b和进行各种其它计数操作的计数器104c组成。计数器104检测输入视频信号中的水平同步信号和垂直同步信号并对宏块中的时钟、图象中的宏块数量和GOP中的图象数量按与这些同步信号的时间关系计数。计数器104的计数值提供给定时控制电路105。
图5中所示的定时控制电路105包括一个GOP标记发生器105a、一个图象标记发生器105b、一个宏块发生器105c、一个用于设定固定长度的点标记发生器105d和一个用于产生各种定时信号的定时发生器105e。定时控制电路105根据来自计数器104的各种计数值和景象变换检测电路101的检测结果设定I-、P-和B-图象以及GOP点的位置。因此，定时控制信号105通过上述发生器105a至105e为I-、P-和B-图象以及GOP点的位置产生定时控制信号，以及下文说明的处理模式标记和图象类型信息，并将所产生的数据发送到帧存储器102、ME电路103、编码电路106、VLC电路109和速率控制电路107。下面将详细说明由定时控制电路105确定I-、P-和B-图象以及GOP点的位置的过程。
由从定时控制电路105提供给后者的定时控制信号以在GOP中的图象与原始图象序列不同排列的编码序列读出帧存储器102中存储的图象。从帧存储器102读出的图象提供给ME电路103和编码处理电路106。
ME电路103根据来自定时控制电路105的定时控制信号使如下说明的编码处理电路106的帧存储器106g中存储的前一图象的读出结果作为检索帧，并根据运动矢量检测前一图象中的哪一个块由来自帧存储器102的一幅图象的每个块匹配。ME电路103将所检测的运动矢量路由选择到编码处理电路106。
编码处理电路106还包括一个减法电路106a，来自帧存储器102的图象提供给该减法电路106a的一个输入端；和一个正交变换电路106b，该正交变换电路106b在所说明的编码装置100中是离散余弦变换(DCT)电路。编码处理电路106还包括量化电路106c，DCT电路106b的输出提供给该量化电路106c；和一个反相量化电路106d，量化电路106c的输出提供给该反相量化电路106d。另外，在编码处理电路106中，反相量化电路106d的输出提供给反相DCT106e，加法电路106f在其输入端之一接收反相DCT电路106e的输出。加法电路106f的输出提供给帧存储器106g，运动补偿预测或运动补偿器(MC)电路106h接收帧存储器106g的输出。运动补偿器电路106h的输出提供给减法电路106a的第二个输入端以及加法电路106f的第二输入端。
将ME电路103的输出，即上述运动矢量信息提供给帧存储器106g，而将速率控制电路107的输出提供给量化电路106c和反相量化电路106d，量化电路106c的输出提供给VLC电路109。
下面将说明的编码处理电路106的每步处理是根据来自定时控制电路105的定时控制信号控制的。
MC电路106h利用帧存储器106g中存储的运动失量信息读出帧存储器106g中存储的前一图象以对其进行运动补偿。MC电路106h将经运动补偿的前一图象按规定路线发送到减法电路106a，并将该图象存储在帧存储器106g中。
减法电路106a求出来自帧存储器102的图象与经MC电路106h进行运动补偿前的图象之间的差，并将所得到的差数据按规定路线发送到DCT电路106b。
DCT电路106b对来自减法电路106a的差数据进行二维DCT并将所得到的DCT系数按规定路线发送到量化电路106c。
量化电路106c在速率控制电路107的控制下以任意量化级Q量化来自DCT电路106b的DCT系数，并将所得到的量化DCT系数按规定路线发送到VLC电路109和反相量化电路106d。
反相量化电路106d在速率控制电路107的控制下以量化电路106c采用的量化级Q反相量化来自量化电路106c的量化数据，用于恢复此后提供给反相DCT电路106e的DCT系数。
反相DCT电路106e对来自反相量化电路106d的DCT系数进行反相DCT，用于将来自反相量化电路106d的DCT系数恢复成空间轴数据，即恢复成由减法电路106a获得的差数据，并将所得到的差数据按规定路线发送到加法电路106f。加法电路106f将从MC电路106h获得的经运动补偿的前图象加到来自反相DCT电路106e的差数据，用于恢复作为前图象存储在帧存储器106g中的当前图象。
将由ME电路103和编码处理电路106在时间轴和频率轴减少冗余的数据从编码处理电路106输出到VLC电路109。VLC电路109根据来自定时控制电路105的相应定时控制信号向来自编码处理电路106的数据分配可变长度码，并将所产生的比特流存储在码缓冲器110中。
码缓冲器110在输出控制电路112的控制下经输出接口电路111输出来自VLC电路109的比特流。
此时，缓冲计数器108对由VLC电路109写入码缓冲器110的数据的次数进行计数，以检测实际产生的编码数据的比特数。缓冲计数器108还对从码缓冲器110向输出接口电路111读出的数据的次数进行计数，以检测码缓冲器110的占据或存储比。缓冲计数器108将所检测的比特数量信息以及所检测的缓冲器存储比信息按规定路线发送到速率控制电路107。
速率控制电路107根据所检测的比特数量信息和来自缓冲计数器108的缓冲存储比信息控制编码处理电路106的量化电路106c和反相量化电路106d，以保持所产生的数据量比所要求的固定长度比特数低并避免来自码缓冲器110的溢出。
下面将说明由定时控制电路105和输出控制电路112进行的处理以确定I-、P-和B-画面以及GOP点的位置。
首先应该指出，对于图3所示背景技术的编码装置，通过编码获得的比特流发送中比特率控制的范围与GOP范围相同，并设定剩余比特数量为所考虑的GOP的比特预定数量。每当编码GOP的图象时，控制剩余比特数量降低以使其在编码GOP的最后图象之后变成0。
反之，对于根据本发明的编码装置100，比物率控制范围不同于GOP范围，如图6所示，以至例如对于从编码序列中I(3)至B(8)和GOP范围，该比特率控制范围是从紧接I-图象I(3)的B-图象B(1)到下一个GOP的I-图象I(12)。通过对I图象I(12)的比特率控制，大量剩余比特保留在GOP后端。根据本发明的编码装置100采用了比特保留在GOP后端的事实。
更具体地说，如果将视频信号如图7所示以B(1)、B(2)、I(3)、B(4)、B(5)、P(6)、…的图象序列提供给编码装置，前三幅图象，即B(1)、B(2)和I(3)首先存储在帧存储器102中。称其为缓冲状态1。
然后，定时控制电路105产生并发送定时控制信号，该定时控制信号使最后进入的图象I(3)首先从帧存储器102读出到编码处理电路106和ME电路103。此后，定时控制电路105产生并发送定时控制信号，该定时控制信号使图象B(1)和B(2)按该序列从帧存储器102读出到编码处理电路106和ME电路103。
这样，图象I(3)、B(1)和B(2)按所述的序列提供给编码处理电路106，上述编码操作是按如上所述方式对依次提供的图象进行的。
定时控制电路105产生的定时控制信号也提供给速率控制电路107。在紧接图象I(3)的图象B(1)提供给编码处理电路106的时刻由来自定时控制电路105的定时控制信号复位速率控制电路107。
此后，三幅图象B(4)、B(5)和P(6)存储在帧存储器102中。称其为缓冲状态2。
这种情况下，定时控制电路105产生并发送定时控制信号，该定时控制信号使上述图象按P(6)、B(4)和B(5)的顺序从帧存储器102读出到编码处理电路106和ME电路103。编码处理电路106再次对从帧存储器102依次向其提供的图象编码。
此后，三幅图象B(7)、B(8)和P(9)存储在帧存储器102中。称其为缓冲状态3。
这种情况下，定时控制电路105产生并发送定时控制信号，该定时控制信号使上述图象按P(9)、B(6)和B(8)的顺序从帧存储器102读出到编码处理电路106和ME电路103。编码处理电路106再次对从帧存储器102依次向其提供的图象编码。
对于编码装置100，由于输入视频信号的9幅图象分在一起作为一个GOP，定时控制电路105根据计数器104中图象计数器104a的计数值在第九幅图象P(9)进入后检测GOP点。由于缓冲状态1、2或3中未出现景象变换，定时控制电路105按编码顺序从I(3)到B(8)设定一个GOP的范围，并从GOP标记发生器105a向VLC电路109和速率控制电路107发送规定GOP点的GOP标记。此时，分配给该GOP的比特中的大量比特保留在该GOP的最后图象B(8)中。
此后，三幅图象B(10)、B(11)和I(12)存储在帧存储器102中。该状态称为缓冲状态4。
这种情况下，定时控制电路105产生并发送定时控制信号，该定时控制信号使上述图象按I(12)、B(10)和B(11)的顺序从帧存储器102读出到编码处理电路106和ME电路103。并进一步由编码处理电路106对所读出的图象编码。
定时控制电路105已经按编码顺序将图象I(3)到B(8)设定为一个GOP。在设定紧接该GOP最后图象的图象B(10)之前，即将图7中紧接图象I(12)的B图象B(10)提供给编码处理电路106前，定时控制电路105的固定长度设定点标记发生器105d向速率控制电路107和VLC电路109发送规定固定长度设定点的标记。
速率控制电路107检测来自固定长度设定点标记发生器105d的标记，并响应该检测，该速率控制电路107针对当前GOP复位剩余比特数量并设定分配给下一个GOP的剩余比特数量。
VLC电路109检测来自固定长度设定点标记发生器105d的标记并将该标记作为固定长度点标记插入所执行的比特率控制范围内第一图象的图象标题中，即图象B(10)的图象标题内，如下文所详细描述的。
在MPEG2系统的比特流中，例如如图15所示以及下文所进一步详细描述的，一个序列扩展部分直接设置在序列标题之后。该序列扩展部分作为一个标记用于从不具备序列扩展部分的MPEG1系统识别具有该序列扩展部分的MPEG2系统。该序列扩展部分描述了MPEG2中设置的各种工具。MPEG2系统的比特流可借助该序列扩展部分和功能扩展部分实现大量附加功能并保持与MPEG1系统的可互换性。
如果将MPEG2系统用于将本发明具体化的编码装置100，将″11 11 11 11(字节)″作为一个字节(＝8比特)区域中的固定长度点标记按照将上述固定长度点标记插入图象标题中的方式插入紧接该图象编码功能扩展部分的扩展部分和用户数据部分中的用户数据中。
如果从VLC电路109的输出比特流检测到固定长度点标记，输出控制电路112控制输出接口电路111和码缓冲器110以加入与该固定长度点标记和下一个固定长度点标记之间的一个固定长度的不足部分对应的比特。
响应固定长度设定点标记发生器105d输出的标记将固定长度点标记以这种方式插入预定比特率控制单元第一图象的图象标题中。设定比特率控制范围或单元(A)以使其与GOP范围不同，即设定其范围为从一个固定长度点标记到下一个固定长度点标记，例如从图象I(3)到下一个GOP的图象I(12)。因此，以对该GOP最后图象B(8)编码所剩的大比特数对该比特率控制范围或单元的最后I-图象I(12)进行比特率控制。
此后，三幅图象B(13)、B(14)和B(15)存储在帧存储器102中。该状态称为缓冲状态5。
如果在第15幅图象I(15)中检测到景象变换，定时控制电路105设定图象I(12)到B(11)作为该编码序列中的一个GOP。定时控制电路105产生一个定时控制信号，该定时控制信号将带有本应分配给一幅P-图象的时隙的第15幅作为I-图象处理。换句话说，定时控制电路105产生并发送定时控制信号，该定时控制信号使图象I(15)首先从帧存储器102读出到编码处理电路106和ME电路103。因此，该图象I(15)中分配给GOP的剩余比特数量明显减少。
这样设定了三幅图象B(16)、B(17)和P(18)存储在帧存储器102中的缓冲状态6。当达到已经将三幅图象B(19)、B(20)和P(21)存储在帧存储器102中的缓冲状态7时，定时控制电路105产生定时控制信号，该定时控制信号将占据本应分给I-图象的时隙的第21幅图象作为P-图象处理。
换句话说，在缓冲状态7，定时控制电路105产生并向帧存储器102发送定时控制信号，该定时控制信号使图象P(21)最后从帧存储器102读出到编码处理电路106和ME电路103。
另一方面，定时控制电路105的固定长度设定点标记发生器105d在当前GOP的比特率控制范围或单元(B)，将与景象变换检测和其结果无关的前比特率控制范围或单元(A)在相同的时刻将规定固定长度点的标记按规定路线发送到速率控制电路107和VLC电路109。因此，该比特率控制范围(B)与GOP范围不同，以便在预定范围内的所有时间执行比特率控制。
假如已经完成将三幅图象B(22)、B(23)和P(24)存储在帧存储器102中的缓冲状态8，以及将三幅图象B(25)、B(26)和I(27)存储在帧存储器102中的缓冲状态9，同时在第25幅图象B(25)中已经检测到景象变换，定时控制电路105则从前面提到的在第15图象检测景象变换的时间开始设定该编码序列中的图象I(15)至B(23)作为一个GOP。定时控制电路105还产生定时控制信号，该定时控制信号将本应分配给P-图象的时隙中的第25图象作为I图象I(27)处理。
在三幅图象B(28)、B(29)和P(30)存储在帧存储器102中的缓冲状态10中，定时控制电路105产生定时控制信号，该定时控制信号将本应分配给I-图象的时隙中的第28图象作为P-图象P(30)处理。
另一方面，固定长度点标记发生器105d在当前GOP的比特率控制范围或单元(C)与景象变换检测结果无关的比特率控制范围(A)和(B)相同的时刻将规定固定长度点的标记按规定路线发送到速率控制电路107和VLC电路109。因此，该比特率控制范围(C)与GOP范围不同，并在预定范围内的所有时间执行比特率控制。
下面将参考图8的流程图详细说明由比特率控制电路107执行的比特率控制顺序。
通常，速率控制电路107可由适当编程的微计算机(未示出)构成。该微计算机启动时，首先在步骤S41对参数初始化，以便在步骤S42进入中断等待状态。如果应用中断，则在步骤S43和步骤S44捕获来自定时控制电路105的上述处理模式标记和图象类型信息，以判断该中断的特性。
在图4所示背景技术中，对该中断是基于GOP、基于图象或是基于宏块的判断是通过检测来自处理模式标记的GOP标记、图象标记或宏块标记实现的。然而，对于具体化为本发明的编码装置100，在规定该中断是基于GOP的GOP标记的位置中检测固定长度标记。如果检测到该固定长度标记则进行基于固定长度单元的处理。
更具体地说，在图8中，判断是否已经在步骤S45从该处理模式标记检测到固定长度标记。如果检测到固定长度标记，则在步骤S46将当前GOP的剩余比特数量复位，并在返回到步骤S42之前的步骤S47将码缓冲器110从一种图象类型复位到另一种图象类型以等待中断。换句话说，由于编码装置100的比特率控制范围为常数，无需计算所要固定的长度，仅需复位剩余比特的数量。
如果在步骤S45未检测到固定长度设定标记，该程序则进展到步骤S48，在该步骤中从处理模式标记判断是否已经从处理模式标记检测到图象标记。
如果已经在步骤S48检测到图象标记，则在步骤S49更新剩余比特数量。从更新前的剩余比特数量减去前一图象中实际求出的比特数量求出剩余比特数量。照此求出的更新后的剩余比特数量作为当前图象的剩余比特数量。
在步骤S410从前一图象量化尺度的平均值求出复杂程度并使该复杂程序从一种图象类型更新到另一种图象类型。
然后在步骤S411计算诸如前一图象空间分辨率的值的平均活动性(activity)。
然后在步骤S412计算当前图象的比特总数，返回到步骤S42之前在步骤S413计算从一个宏块到另一个宏块的比特总数以等待中断。
如果在步骤S48未发现图象标记，该程序则进展到步骤S414，从处理模式标记判断是否已经检测到该宏块。
如果已经检测到该宏块，则根据码缓冲器110的存储比和根据前一图象平均活动性与当前图象宏块活动性之比在步骤S415确定量化尺度。
在下一个步骤S416，利用宏块中实际产生或生成的比特数量和试图包括在一个宏块中的比特总数更新码缓冲器110，然后该程序返回到步骤S42以等待中断。
对于上述编码装置100，如果设定没有景象变换的GOP范围从一个I-图象扩展到编码序列中下一个GOP的I-图象前的图象，则将从紧接该I-图象的图象扩展到下一个GOP的I-图象的范围作为比特率控制范围。如果已经出现景象变换，该比特率控制范围保持恒定，将本应预定作为P-图象处理的图象，即在原始图象序列中作为P-图象出现的图象作为I-图象处理，并将最终应保留的剩余比特数量分配给该GOP的正向部分。如果首先由如上所述的景象变换分配I图象，比特率控制范围中最后的图象则是P-图象。另外，这种情况下将一个GOP的范围设定为从首先分配的I-图象到下一个I-图象。
这样，可便于在所执行的比特率控制的范围内实现固定长度设定。另外，由于便于实现固定长度设定，在记录介质的预定范围内便于执行数据写入和重写。另外，由于仅需要具有至少三幅图象的存储容量的帧存储器102，其存储规模明显小于常规装置的存储规模，从而进一步降低该装置的成本。
下面将参照图9和10描述一种编码装置，该编码装置是参照图5-8所描述的本发明实施例的改进，虽然改进的编码装置基本与编码装置100相同，但其比特率控制操作与上述编码装置100的不同。更具体地说，图9示出改进编码装置中的图象管理，而图10以流程图示出改进装置中采用的比特率控制程序。在没有景象变换情况下的GOP范围以及针对该情况的比特率控制范围与背景技术中的相同，这里不再详细说明。
另外，应该指出，除图10中S6指示的步骤程序或顺序之外，图10流程中的操作顺序与图8所示比特率控制流程中的顺序相同。因此，用相同参考标号表示与参照图8描述的操作相同的步骤，此处不再进一步详细说明。
在三幅图象B(13)、B(14)和I(15)已经存储在帧存储器102中的缓冲状态5中，如果景象变换检测电路101在I(15)图象已经检测到景象变换，如前面实施例所述，定时控制电路105设定I(12)、B(10)和B(11)作为该编码序列中的一个GOP，并在下一个GOP产生一个定时控制信号，该定时控制信号将占据本应分配给P-图象的时隙的第15图象作为I-图象I-(15)处理。
在由速率控制电路107分配的剩余比特数量中，I-图象的比特数量已经在编码1-图象I(12)的时刻用尽。因此，在参考图9和10所述的实施例中，比特率控制范围提高了2倍。
现在参照图10，将会看出，根据本发明的改进编码装置的比特率控制序列中，在步骤S44捕获图象类型信息之后，在子程序S6的步骤S61判断是否已经检测到GOP标记，代替如图8的步骤S45判断是否已经从处理模式标记检测到固定长度设定标记。
如果检测到GOP标记，则在步骤S62判断是否已经检测到景象变换。
如果已经检测到景象变换，则假设因出现该景象变换必须执行基于GOP的程序。因此在步骤S63必须检查当前GOP的剩余比特数量，为了用两个GOP来实现比特率控制，即18幅图象作为一个单元。在下一个步骤S64将码或发送缓冲器110从一种图象类型初始化到另一种图象类型，以便在下一个固有GOP点禁止中断与基于GOP的处理有关，码缓冲器110在步骤S65接通内部标记，用于指示2个基于GOP的处理并使程序返回步骤S42以等待中断。
如果在步骤S62未检测到景象变换，即如果该处理是通常的基于GOP的处理，则在步骤S66检查规定这2个基于GOP处理的内部标记是否已经接通。
如果规定这2个基于GOP处理的内部标记已经接通，则在步骤S67关闭该内部标记以便返回到步骤S42的中断等待状态。
在这里描述的改进实施例中，在步骤S68将预定用于下一个GOP的剩余比特数量用在当前GOP中，而在步骤S69将预定分配给下一个GOP的I-图象作为P-图象处理。如果进入利用2个GOP作为一个单元进行比特率控制的模式，则接通指示该处理模式的标记。随着该标记的接通，如果已经出现新景象变换，则越过该景象变换。这样可确保如果已经出现景象变换，可将固定长度保持在2个GOP范围内，从确保比特率控制范围内可靠的固定长度设定并使其在解决景象变换方面更灵活。由于可靠地达到固定长度设定，因此可在记录介质预定范围内可靠地完成写入和重写。由于仅需要帧存储器102具有至少三幅图象的存储容量，与背景技术中所需的相比可明显降低存储规模从而降低该装置的产品成本。
图11示出根据本发明另一实施例的编码装置200，该编码装置200除具有图5所示装置100的部件外还包括一个新的帧存储器201和一个存储器202。在编码装置200中，如11所示，与图5中的部件或元件相对应的部件或元件用相同标号和类似操作表示，此处不再对这些部件进一步详细说明。
对于编码装置200，帧存储器201设置在帧存储器102下游，以便将帧存储器102的输出施加到帧存储器201并将帧存储器201的输出提供给编码处理电路106的减法电路106a。存储器202设置在ME电路103下游，ME电路103的输出提供给存储器202，而存储器202的输出提供给编码处理电路106的帧存储器106g。在编码装置200中，将ME电路103输出的运动矢量提供给景象变换检测电路101以替代输入的视频信号。
可以理解，编码装置200的构形是采用ME电路103执行的运动矢量检测操作检测景象变换。与编码装置100相同，编码装置200将P-图象转换成I-图象用于将P-图象作为I-图象处理以便在时间轴无相关性的情况下降低码生成量，而不管由MC电路106b执行的运动补偿具有在对内图象差的计算上不能减少产生的码信息量的结果。
在图5所示的编码装置100中，通过积分一个图象周期的内图象差检测景象变换。因此，可能错误地将摇摄图象作为景象变换检测。
对于编码装置200，通过积分ME电路103中运动矢量检测时刻求出的剩余量避免上述问题，以便能够预测MC电路106进行运动补偿后的差信息量，而不是简单求出该内图象差。
换句话说，ME电路103越过I-图象之间的间隔检测运动矢量。因此，为了采用所检测的运动矢量，需要将ME电路103检测的运动矢量存储一个I-图象周期。
存储器202将ME电路103产生的运动矢量存储一个I-图象周期。帧存储器201具有一幅图象的存储容量并存储帧存储器102中存储的输入视频信号的一幅图象。从而将输入视频信号在帧存储器201中存储一个图象周期。
景象变换检测电路101求出由ME电路103进行运动矢量检测时刻获得的剩余量绝对值的和。如果已经检测到景象变换，则将关于绝对值和信息按规定路线发送到定时控制电路105。
与此同时，利用如上所述运动矢量检测时求出的剩余量，可通过在一个方向或相反方向扩展运动矢量在双向预定编码时检测景象变换。因此，如果在B-图象中实际上已经出现景象变换，则几乎不能将其作为B-图象中的景象变换检测到。然而，由于编码装置200将P-图象转换成I-图象，可以认为剩余量最适用于检测景象变换。因此，可在比特率控制范围内更可靠地完成固定长度设定，从而更灵活地解决景象变换。由于可更灵活地完成固定长度定，故此可在记录介质预定范围内更可靠地完成写入和重写。另外，帧存储器102至少具有三幅图象的存储容量即可满足，而帧存储器201至少具有一幅图象的帧存储器201即可满足，因此与现有技术装置相比更明显地降低了存储器规模，从而进一步降低该装置的产品成本。
本发明也可应用于例如图12所示的记录装置300。记录装置300包括一个编码电路301，该编码电路301对应于上面参照图5描述的编码装置100；和记录处理电路302，用于将编码电路301的输出记录到所示可为盘形的记录介质303上。
由于编码电路301与图5所示编码装置100在结构上相同，这里不再详细说明。
编码电路301执行图13所示的比特控制并将所得到的比特流发送到记录处理电路302。
记录处理电路302将来自编码电路301的比特流记录到盘形记录介质303上的预定范围。该数据按照固定单元长度或重写单元W记录在盘形介质303上，如图14所示。在记录介质303的记录过程中，记录处理电路302检测来自编码电路301的比特流的执行固定长度设定的范围。
如图15所示，编码电路301输出的比特流由例如MPEG2系统的数据组成，并包括多个分别具有序列标题SH的块、一个序列扩展部分SE、一个GOP标题GOPH、一个图象标题PH、一个图象编码函数扩展部分PCE、一个扩展和用户数据部分EUD和一个图像数据部分PD。
扩展和用户数据部分EUD由扩展数据部分ED和用户数据部分UD组成。用户数据部分UD由32比特的用户数据启动码UDSC和8比特的用户数据UD构成。
用户数据中已经插入涉及固定长度范围的信息，即上面提到的固定长度设定点标记。因此，通过从所提供的比特流检测固定长度设定点标记，记录处理电路302可识别执行固定长度设定的范围并将比特流按照固定单元长度W记录在记录介质303上。
图16示出在至少一个或更多比特率控制单元组合形成图14的固定单元长度W的情况下在记录处理电路302中执行图象类型管理方式。如果无景象变换，如图16中的比特流A1，I-图象和P-图象总是以相等间隔排列在固定长度单元W中。如果存在景象变换，例如，如比特流A2中，通常排列在比特率控制范围或单元后部的I-图象I13被排列在该单元前部代替。因此，在编码电路301中，将更大数量的剩余比特用于已经出现景象变换的图象。如果紧接已经出现景象变换的比特率控制范围或单元的范围或单元内无景象变换，如比特流A2，I-图象I2则排列在与未产生景象变换的比特流A1中的相同位置。
下面将说明编码电路301以上述参照图9所述方式进行比特率控制的情况下，即I-图象的正常位置处在每个比特率控制范围或单元引导端的情况下记录处理电路302中的图象类型管理。
在图5所示的比特率控制107中，在后侧I-图象的剩余比特数量偏移到正向位置的景象变换情况下，比特率控制范围或单元增加到2倍。然而，在记录装置300中，固定长度设定是在恒定位置进行的。因此，与图9与示相同的比特率控制是在固定长度W内进行的。然而，由于固定长度设定的执行位置不能改变，在固定长度设定范围内的最后图象的比特率控制中，该图象改变成I-图象，以便不能将剩余比特带到正向位置。
更具体地说，如图17所示，如果无景象变换，如比特流C1中，I-图象和P-图象总是以相等间隔排列，I-图象通常位于固定长度单元W中相应比特率控制单元的引导端。如果无景象变换，如比特流C2中，下一个比特率控制单元中的I-图象处于正向位置，如在I3。因此，在编码电路301中，所增加的剩余比特数量用于已经出现景象变换的图象。然而，在任何比特率控制范围内，下一个比特率控制范围内的剩余比特数量仅可偏移到前一比特率控制范围一次。
因此从已经将数据正确记录在预定范围内的记录介质302重放高质量图象而避免图象质量劣化是可能的。由于记录装置300中使用的编码电路301已经降低了生产成本，因此生产装置300的成本也同样降低。
如果如前面结合图16和17说明的已经出现景象变换，也可采用下面说明的图象类型管理。
具体地说，如果出现景象变换，分别如图17所示中的比特流B2或D2，分别在景象变换之后的I-图象I4和I5可逐渐地恢复到正常位置而不是如比特流A2和C2的情况突然恢复到正常位置。由于景象变换位置和下一个I-图象位置之间的距离未过量，可避免图象质量劣化。
已经对应图5所示编码装置100描述了编码装置300的编码电路301，很明显，可基本对应图11所示的编码电路200用另一种方式配置编码电路301。
虽然已经参考附图详细描述了本发明的具体实施例和其改进，可以理解，本发明并不局限于此，本领域技术人员在不脱离权利要求所定义的本发明范围或精神情况下可对本发明做出各种变化和进一步改进。
权利要求
1.一种编码装置，用于根据利用帧间预测的编码系统对由多幅按顺序接收的图象组成的输入视频信号数据编码，并且该编码系统至少包括在相应帧内被编码的I-图象，该编码装置包括存储装置，用于存储所述顺序接收的输入视频信号数据的图象；变换点检测装置，用于检测输入视频信号数据的所述图象的变换点；编码装置，用于以固定编码长度作为编码单元对所述存储装置中存储的图象编码，以便产生比特流；定时控制装置，用于响应所述变换点检测装置确定所述图象的连续组，每个所述组至少包括所述I-图象之一，由所述编码装置控制所述图象组中每幅图象固定长度编码的处理定时；和速率控制装置，用于在所述定时控制装置的控制下根据所述变换点检测装置的所述检测控制所述编码装置中生成速率控制范围，以便所述码产生速率控制范围在一幅紧接所述I-图象之一的图象开始到下一幅I-图象终止，并且在所述变换点检测装置检测到景象变换时，将预先分配给所述一幅I-图象的剩余数据分配给另一幅所述图象。
2.根据权利要求1所述的编码装置，其中所述速率控制装置固定一幅起始图象和所述码生成速率控制范围中包含的所述图象的数量。
3.根据权利要求1所述的编码装置，其中所述速率控制装置在检测到所述景象变换情况下将所述码生成速率控制范围加倍。
4.根据权利要求1所述的编码装置，其中所述速率控制装置将规定所述码生成速率控制范围的信息插入所述比特流中。
5.根据权利要求1所述的编码装置，其中所述速率控制装置越过由所述变换点检测装置进行的所述检测直到所述编码装置用固定长度编码对另一幅图象编码。
6.根据权利要求1所述的编码装置，进一步包括与帧间预测结合的完成运动矢量检测的装置；并且其中所述变换点检测装置根据帧间预测中所述运动矢量检测时刻的所述剩余数据量检测输入视频信号数据的所述图象的变换点。
7.视频信号记录装置，包括一个编码设备，用于根据利用帧间预测的编码系统对由多幅按顺序接收的图象组成的输入视频信号数据编码，并且该编码系统至少包括在相应帧内被编码的I-图象，所述编码设备包括存储装置，用于存储所述顺序接收的输入视频信号数据的图象；变换点检测装置，用于检测输入视频信号数据的所述图象的变换点；编码装置，用于以固定编码长度作为编码单元对所述存储装置中存储的图象编码，以便产生比特流；定时控制装置，用于响应所述变换点检测装置确定所述图象的连续组，每个所述组至少包括所述I-图象之一，由所述编码装置控制每个所述图象组中每幅图象固定长度编码的处理定时；速率控制装置，用于在所述定时控制装置的控制下根据所述变换点检测装置的所述检测控制所述编码装置中生成速率控制范围，以便所述码产生速率控制范围在一幅紧接所述I-图象之一的图象开始到下一幅I-图象终止，并且在所述变换点检测装置检测到景象变换时，将预先分配给所述一幅I-图象的剩余数据分配给另一幅所述图象；和记录装置，用于将所述编码装置生成的所述比特流记录到记录介质上。
8.根据权利要求7所述的记录装置，其中所述速率控制装置固定一幅起始图象和所述码生成速率控制范围中包含的所述图象的数量。
9.根据权利要求7所述的记录装置，其中所述速率控制装置在检测到所述景象变换情况下将所述码生成速率控制范围加倍。
10.根据权利要求7所述的记录装置，其中所述速率控制装置将规定所述码生成速率控制范围的信息插入所述比特流中。
11.根据权利要求7所述的记录装置，其中所述速率控制装置越过由所述变换点检测装置进行的所述检测直到所述编码装置通过固定单元长度编码对所述另一幅图象编码。
12.根据权利要求7所述的记录装置，其中所述编码设备进一步包括与帧间预测结合的完成运动矢量检测的装置；并且其中所述变换点检测装置根据帧间预测中所述运动矢量检测时刻的所述剩余数据量检测输入视频信号数据的所述图象的变换点。
13.一种编码方法，用于根据利用帧间预测的编码系统对由多幅按顺序接收的图象组成的输入视频信号数据编码，并且该编码系统至少包括在相应帧内每个被编码的I-图象，该编码方法包括步骤暂时存储所述顺序接收的输入视频信号数据的图象；检测输入视频信号数据的所述图象的变换点；以固定编码长度作为编码单元对所存储的图象编码，以便生成比特流；响应所述变换点检测，确定所述图象的连续组，每个所述组至少包括所述I-图象之一，控制所述图象组中每幅图象固定长度编码的处理定时；和根据所述变换点检测控制所述编码中码生成速率的范围，以便所述码产生速率范围在一幅紧接所述I-图象之一的图象开始到下一幅I-图象终止，并且在所述变换点检测，检测到景象变换时，将预先分配给所述一幅I-图象的剩余数据分配给另一幅所述图象。
14.根据权利要求13所述的编码方法，其中固定一幅起始图象和所述码生成速率范围中包含的所述图象的数量。
15.根据权利要求13所述的编码方法，其中在检测到所述景象变换情况下将所述码生成速率范围加倍。
16.根据权利要求13所述的编码方法，进一步包括将规定所述码生成速率范围的信息插入所述比特流中的步骤。
17.根据权利要求13所述的编码方法，进一步包括越过所述景象变换的检测直到已经用固定长度编码对分配所述剩余数据的另一幅图象编码。
18.根据权利要求13所述的编码方法，进一步包括与帧间预测结合完成运动矢量检测；并且其中根据帧间预测中所述运动矢量检测时刻的所述剩余数据量对输入视频信号数据的所述图象的变换点进行所述检测。
全文摘要
一种编码装置，具有存储包括内图象的多幅图象组成的输入视频信号的存储器，景象变换检测器检测输入视频信号变换点。编码单元以固定长度编码对存储器中存储的图象编码，产生比特流。定时控制装置根据景象变换检测器检测确定图象的连续组，控制编码单元在图象组中对每幅图象的固定长度编码的处理定时。速率控制单元设定从一幅紧接内图象的图象开始到下一幅内图象的范围作为编码单元中生成速率的范围。
文档编号G06T9/00GK1151661SQ96121130
公开日1997年6月11日 申请日期1996年9月4日 优先权日1995年9月4日
发明者高昌利 申请人:索尼公司