专利名称：具有用于pci总线计算机的可编程配置寄存器的内插式板卡的制作方法
技术领域：
本发明专利申请(RA995022)涉及发明专利申请(RA995045)，两个申请于同一天申请并且转让给同一个受让人。本发明涉及具有可编程配置寄存器的PCI接口模块专利，RA995045中所公开的发明涉及到了有效/无效PCIROM的PCI接口模块。
本发明一般涉及计算机系统，尤其涉及称做适配卡或内插式板卡的用于将多种计算机系统或设备连接到另外一个计算机系统之上的设备。
如何利用通信接口或输入/输出总线连接计算机系统中某些独立的设备，诸如处理器、存贮器、外设等已是一项为大家所熟知的技术。
计算机系统不仅仅用于执行独立的任务，而且还用于计算机间信息的交换。为了交换信息，计算机系统被连入计算机网络中。传统的计算机网络包含通信媒介以及许多连接到通信媒介的计算机系统。通常情况下，计算机系统总线通过内插式板卡与通信媒介相连。制造商们为了使其计算机更具吸引力，努力使其计算机总线设计的标准化。现在为业界所熟知的标准化的总线包括ISA、EISA、微通道TM等。
外设元件互连(Peripheral Component Interconnect(PCI))是另外一种标准化总线，它是一种具有多重地址、控制线和数据线的高效32位/64位总线，设计PCI总线的目的是利用它实现高集成化外设元件，内插式板卡和处理器/存贮器子系统之间的互连，PCI本地总线详细说明书(产品2.0修订版)于1993年4月30日发表，对PCI总线进行了规格说明。
该手册是由PCI Special Interest Group(SIG)发布并维护的，PCI--SIG是一个对计算机工业领域的所有公司开放的组织，PCI-SIG确信PCI总线将会因其优越的性能，而在高性能个人计算机(PCs)的内插式板卡、工作站和服务器产品中成为主力扩充总线。
为了与PCI总线规格相兼容，所有的内插式板卡都要求提供配置寄存器，有些寄存器是只读的，PCI处理器可以籍此识别设备及其功能。
其他寄存器是可读/写的，由PCI处理器对其进行读/写操作，这些可读可写的寄存器提供用于配置设备资源信息诸如I/O地址、寄存器地址、中断级别、高速缓存线大小(cache line size)等。
在典型应用中，一些规定的数值被固化或编码存储在上述只读存储器中，这些数值被嵌入在PCI总线内插式板卡的VLSI芯片元件中，这些数值负责向PCI总线传递信息，称做硬编码，是不可改变的，因此这些芯片在PCI计算机中只能完成一种指定功能。
在某些情况下，我们希望在不同的应用中能使用同样的芯片。例如，某人可能想将同样的芯片用于以太网内插式板卡或小型计算机系统接口(SCSI)内插式板卡上。为此，必须在芯片的配置寄存器中加载不同的数值，这样芯片根据各自应用的情况的不同向计算机报出不同的设备标识符和各类代码信息。另举一例，配置寄存器需要不同的数值，以便于制造商将芯片出售给不同的客户。可以想象，每个用户都希望使用不同的用户标识，这就要求同一块芯片能向PCI处理器报出不同的用户标识符。
解决上述问题的方法非常简单，即为每一个新的应用或新的用户订制同一芯片不同的版本。然而，由于价格、制造延迟等显而易见的原因，这种方法可能无法接受，最终可接受的并且(或者)有实际意义的解决方案就是，制造出这样一种芯片或模块，只需单独一块，就能为PCI总线计算机系统中的不同应用共用，这种芯片或模块，在下文中被称做“PCI总线接口芯片”或接口模块。
因此，本发明的主要的目的是为PCI计算机提供一种新颖的内插式板卡。
本发明的另一个目的是为PCI总线计算机的PCI总线提供一个通用的接口模块以连接内插式板卡和PCI总线型计算机的PCI总线。
本发明的第三个目的是提供一个具有可编程配置寄存器的内插式板卡。
这种新颖的内插式板卡包括一个组件，专门为执行预定应用(诸如连接通信网、连接不同类型设备等)而设计；还包括一个具有可编程PCI配置寄存器的通用接口模块。因此，PCI配置寄存器能根据应用的不同而编程设置为相应的数值。
尤其是，本发明的内插式板卡包含一个具有本地总线的内插式板卡微处理器，与永久存贮模块和通用接口模块，即下文所指的PCI总线接口芯片，相连接。PCI总线接口芯片将提供一组寄存器，包括只读寄存器。加电以后，PCI总线接口芯片控制器将启动PCI总线上所选的控制线，指定为“重试模式”，以响应PCI系统处理器对PCI配置寄存器的访问。在“重试模式”下，禁止PCI系统处理器访问PCI总线接口芯片上的配置寄存器；而PCI系统处理器将根据“重试模式”的信号，在一段时间后重新访问寄存器。在上述的“禁止”或“无读操作”的期间，内插式板卡微处理器访问永久性存贮设备，并将存贮在永久性存贮设备中的信息加载到配置寄存器中。
当加载结束后，内插式微处理器将PCI总线接口芯片中一个称做“PCI访问许可位”的控制位置为有效，该位的输出信号使PCI总线接口控制器将先前处于激活状态的控制线变为非激活状态，从而使PCI处理器可以访问PCI总线芯片中的寄存器。
本发明的另一特征在于如果在PCI总线接口芯片的输入端(PCI访问许可输入管脚)生成一个信号将屏蔽PCI访问许可位的功能。如果该管脚输入电位为“非激活高位状态”的第一电气状态，PCI访问重载输入管脚将不影响PCI访问许可位的功能，意即PCI系统处理器仍将重试访问配置寄存器直至PCI访问许可位被置为有效为止。如果该管脚输入输入电位为“低状态”的第二状态，PCI访问重载输入管脚将屏蔽PCI访问许可位的功能，允许PCI总线直接访问配置寄存器而无需重试。在这种情况下，只能使用PCI只读配置寄存器的加电缺省值，而不能在PCI配置寄存器中加载不同数值。
本发明前面所描述的特征和优点将根据下列图做充分描述。
图1根据本发明的教导的内插式板卡的系统级模块2根据本发明的教导的内插式板卡的板卡级模块3根据本发明的教导的PCI接口芯片的芯片级模块4根据本发明的教导的PCI总线接口芯片的电路模块5分别显示PCI处理器和内插式板卡在配置和设置相关的配置寄存器处理流程6关于PCI总线接口芯片控制器的模块7重试周期的时序1显示了PCI计算机系统13的模块图，PCI计算机系统由PCI总线10、PCI内插式板卡12和PCI处理器14构成。PCI处理器14包括许多软件产品，诸如PCI系统配置软件14A、操作系统14B和一些应用程序14C。各软件的功能已为业界人士熟知。因此，在此将不再给出详细描述。我们完全有理由认为PCI系统配置软件14A完成了控制PCI内插式板卡上配置寄存器(将在下文中详细描术)所需的功能。总的来说，PCI系统配置软件是“BIOS”(基本输入/输出系统)软件的一部分。BIOS负责对系统实行加电测试，提供各种较低级别的例程，以支持系统配置和数据输入。PCISpecial Interest Group(PCI-SIG)于1993年7月20日发表了PCI BIOS详细说明书修订版2.0，大致描述了PCI配置软件所需功能。该文件被列入了参考文献。PCI BIOS说明书提供了充足的信息，编程人员可以据此设计适合的软件模块。如前所述，PCI总线10是一种计算机系统的内部的互联传输机制，1993年4月30日发表的“外设元件互联(PCI)的本地总线规则”一文中对PCI总线进行了详细描述，在此也被列入参考文献。此外，USP5,392,407(具有外设元件互联端口与RAMBUS端口的多端处理器)描述了PCI总线的特征，为了更好地了解PCI总线的背景资料，在此也列入了参考文献。尽管在图1中显示在实际实施例中，PCI内插式板卡12独立于PCI计算机系统13，PCI内插式板卡12实际上连接在PCI计算机系统13表面下的一个扩展槽上。
仍参见图1，本发明下文的描述涉及到PCI内部板卡12，具体来说是涉及到PCI总线接口芯片12A(PCI bus interface chip)，它与PCI总线10接口。PCI总线接口芯片12A是一种通用芯片，通过它厂商可将各种不同类型的PCI内插式板卡12连接到PCI总线上。PCI内插式板卡12包括一个处理器12B和一个本地总线12C(local bus)，本地总线12C负责连接PCI总线接口芯片12A，永久性存贮器(non-volatile storage)12D、RAM 12E和任务生成器(task generator)设备12F。任务生成器设备12F是PCI内插式板卡的一个子系统，执行预定的功能以完成期望的任务。例如，任务生成器设备12F可以是一个通信适配卡负责连接PCI计算机系统13和局域网(LAN)(诸如令牌网、以太网、FDDI网等)。用于令牌网的任务生成器可以是IBM Auto LANStreamer PCI Adapter P/N 04H8095。
类似的，用于以太网的任务生成器也可以是IBM EtherStreamer MC32Adapter P/N 74G0850。
一般来说，可以连到PCI总线接口芯片上的任务生成器包括通信控制器(以太网、令牌环网、FDDI、ATM网等)、显示控制器(VGA、XGA等)、多媒体设备(视像设备、声像设备、CD-ROM等)、盘系统(IDE、SCSI、RAID等)和协处理器系统(奔腾芯片、POWER PC等)。
应该注意到，这些应用都可用PCI内插式板卡实现。根据本发明的指导，PCI总线接口芯片12A(下文将详细讨论)可以用在任何一种内插式板卡中，以执行内插式板卡需要的总线接口功能，对PCI总线进行操作。
图2显示了PCI总线接口芯片12A的板卡级模块图。PCI总线芯片12A包括一个连到PCI总线10上的PCI总线接口16。一个内部总线接口设备18负责连接PCI总线芯片12A和内部总线12C。PCI总线接口设备16和内部总线接口设备18之间通过数据传输与逻辑设备20，功能寄存器22和PCI配置寄存器24相连。数据传输与逻辑设备20是PCI总线10与PCI内插式板卡12间的主要数据传输路径，包括一个先进先出缓冲20A，将数据从内部总线接口设备18移到PCI总线接口设备16。类似的，先进先出缓冲20B负责将数据反向传送。PCI系统处理器通过PCI总线10执行PCI系统配置软件14A可对PCI配置寄存器进行读写操作。利用写入的信息可以配置插入式板卡连接的设备的I/O地址、存储器地址、中断级别、高速缓存界、大小等设备资源。
参见图2，PCI配置寄存器24包含的信息对于配置软件14A(见图1)十分重要，因为只有通过这些信息才能识别设备并决定如何进行配置。PCI标准需要下面列出的只读配置寄存器。下表无疑是详尽的，本发明将包括已命名的和其他各种类型的寄存器----只要它们是PCI内插式板卡与PCI系统连接所必须。这些PCI结构的只读寄存器包括厂商标识一个16位寄存器，用户可识别出该设备的生产厂商；设备标识一个16位寄存器，用以唯一标识厂商所提供的每一种类型PCI设备；
更新标识一个8位寄存器，厂商用以获悉设备的更新级别；类别代码一个24位寄存器，可识别出设备的一般功能(显示控制器、网络控制器、桥设备等)；基地址寄存器包含一个只读位，指明设备输入/输出和存贮器映射需求；中断电路寄存器一个8位寄存器，用于传递断电路例程请求；最小许可和最大延迟定时寄存器8位寄存器，设定了延迟定时器的设备预期值。
正如以下将要描述的，在本发明中可以根据微处理器12B和永久性存贮器12D动态设置PCI配置寄存器的值。因此，同样的PCI总线接口芯片12A可以用于多种不同类型的PCI内插式板卡。
“功能寄存器22”是与PCI配置寄存器相分离的寄存器，它们只能被诸如指定令牌环设备驱动程序一类的特定应用程序所访问。它们负责提供中断/状态功能，DMA控制功能和一些PCI总线说明书中未说明的配置功能。
图3显示了PCI总线接口芯片12A的详细模块图表，PCI总线接口芯片12A负责连接PCI总线10和内部插接板卡总线12C。在该图中，还显示了PCI配置寄存器----一种可编程寄存器，微处理器12B(图2)通过内部内插式板卡总线12C对其进行写操作。此外，在图3中还显示了PCI访问许可寄存器，它负责控制PCI处理器对PCI配置寄存器的访问权。如后面优选实施例中所述，PCI访问许可寄存器是一个单比特寄存器。当然，也可用其他类型的配置寄存器来实现相同的功能功能而不违背本发明的精神。
仍参照图3，PCI总线接口设备16包括一个PCI总线主逻辑设备16A，和一个PCI总线从逻辑设备16B。PCI总线主逻辑设备16A负责在PCI总线与PCI总线接口芯片的FIFO之间传输突发性数据。PCI总线主逻辑设备16A，通过PCI系统总线仲裁逻辑(图中未显示)，(PCI总线系统的一个组成部分，取得总线的所有权，以完成传输的初始化工作。而PCI总线从逻辑设备16B负责响应由其他总线控制器，例如PCI系统处理器，初始化的总线周期，它PCI系统处理器提供PCI总线上必要的握手控制信号，以完成对PCI总线接口芯片上寄存器的读/写操作。
与PCI总线接口16相类似，内部总线设备18包含一个内部总线主逻辑设备18以及一个内部从属逻辑设备18B。内部总线主逻辑设备18A负责在内部内插式总线12C与PCI总线接口芯片的FIFO之间传输突发性数据；18B则为内插式板卡上的微处理器提供寄存器读/写服务。
仍参照图3。“或”逻辑电路20有一个输出端，连接到PCI总线从属逻辑设备16B；另外“或”逻辑电路20有两个输入端，一个通过导线26连接到PCI访问许可寄存器24，另一输入端通过导线24连接到管脚22。第22管脚(在图3中以虚圆圈表示)与PCI总线接口模块12A相连。正如我们即将解释的，当“或”逻辑电路20的输出端信号为“启动”时，PCI处理器才能通过PCI总线访问PCI配置寄存器，如果“或”逻辑电路的输出端处于“非激活”状态，PCI处理器对配置寄存器的访问功能将被阻塞。控制“或”逻辑电路20的输出状态有两种方式通过处理器12B(见图2)设置PCI访问许可寄存器的一个比特位进行控制或者通过PCI总线接口芯片的22号管脚控制。
图4用图解说明了在PCI系统处理器14(见图1)被禁止访问PCI配置寄存器时，微处理器12B(见图1)如何对PCI配置寄存器进行写操作的逻辑。然而，一旦写操作结束，PCI访问许可寄存器24将PCI访问许可位30置成有效，前面提到的PCI处理器就对PCI总线接口芯片的全部寄存器具有了访问权限。
仍然参见图4，一组数据线(在PCI总线上，被称做PCI数据总线10A)，连接PCI配置寄存器内部与PCI总线10。一个被称做PCI-RST#LINE的控制结构线将PCI访问许可寄存器24连接到PCI总线10上。一组用于启动PCI总线重试功能所必需PCI控制信号线将PCI总线10从内部连接到PCI状态机和组合逻辑设备31。
PCI从属状态机和组合逻辑设备31的输入端通过最终许可信号线32连到“或”逻辑电路20，导线22和26上的信号已经在图3中做了相关描述，在此不再重复。
图5显示了PCI系统处理器尝试访问PCI内插式板卡配置寄存器，与PCI内插式板卡的微处理器预载PCI配置寄存器这两个过程的交互情况流程图。系统一旦加电，PCI处理器42中的PCI系统配置软件就会尝试访问PCI插入式板卡的配置寄存器(位于PCI接口芯片中，图中未显示)。但PCI系统处理器的访问请求将被禁止，直到PCI总线接口芯片中的PCI访问许可位被内插式板卡微处理器写为有效状态。在PCI系统处理器的访问请求被禁止期间，PCI内插式板卡微处理器将完成对配置寄存器的预载操作，然后PCI系统配置软件才能访问配置寄存器。
特别的是，当PCI系统加电(见34)后，这一处理就开始进行，PCI内插式板卡及其配置寄存器的图解见框图36。加电后，PCI系统处理器42尝试通过“配置读/写线”(Config Read or Write)访问配置寄存器。这些尝试最初是不允许的，这一过程在图中由“重试”(Retry)线表示。在此时段内，PCI内插式板卡微处理器38从板卡的永久存贮ROM中获得信息，并将其写入适当的配置寄存器中。一旦这些工作完成，位于40块的PCI内插式板卡微处理器置PCI访问许可位，从而允许PCI系统处理器42退出重试模式，访问板卡上的寄存器。对寄存器的访问在图5中由双箭头线“配置读/写”(Config.Read or Write)表示。一旦每个寄存器配置完毕，系统即能与通过内插式板卡连接到PCI总线上的设备进行通信。
图6显示了PCI总线接口控制器模块图，PCI总线接口控制器的部分功能是产生控制信号，使PCI处理器强制进入“重试”状态，并禁止PCI处理器访问PCI总线接口芯片的寄存器。在图6中有些元件在前面已经详述过，在此就不再标注、讨论。PCI总线接口控制器，包括PCI从属组合逻辑设备44和PCI从属状态机46。PCI从属组合逻辑设备44将PCI总线(PCI FRAME#和PCI IRDY#)的控制信号解码，并告知PCI从属状态机46，PCI总线接口芯片上的某一个PCI系统处理器已对PCI总线接口芯片进行了寄存器读/写初始化工作。PCI从属状态机46接着根据获悉的状态为读/写操作服务。PCI从属组合逻辑设备44对PCI从属状态机46的输出进行解码，并相应第启动PCI总线上的控制信号(PCI DEVSEL#，PCI TRDY#和PCI STOP#)告知PCI系统处理器，总线周期已结束。
如果访问许可线32上的最终访问许可信号处于“非活动低状态”(inactive low state)，PCI从属状态机46将对PCI系统处理器的读/写操作发出“重试”信号。根据PCI从属状态机46的输出信号，PCI从属组合逻辑设备44启动“PCI EVSEL#”和“PCI STOP#”信号，停止“PCITRDY#”信号，以进入重试状态。PCI系统处理器用该信号序列来指示对寄存器的访问被禁止，总线事务必须过一段时间重试。如果最终访问许可信号32处于启动高状态(active high state)，PCI从属状态机46和组合逻辑设备44启动“PCI DEVSEL#”和“PCI TRDY#”信号来回应某个正常的总线事务。PCI系统处理器用这个信号序列指示对寄存器的一次读/写操作已正常结束。上述“重试”过程和总线事务的正常“读/写”过程操作所必须的、准确的信号序列在“PCI本地总线说明书产品修订版2.0”中有详细定义，该说明书已被列入参考文献。
图7显示了PCI处理器和PCI总线接口芯片(见图6)相互之间交互过程(握手过程)的时序或事件流程图。这种握手过程用于强制PCI处理器转入重试模式。当PCI总线接口控制器一类的从属设备没有准备好与PCI处理器等主设备进行通信时，系统将进入重试模式。该例程所需的信号在上面参照的“PCI本地总线说明书”中定义，它包括一个时钟、Frame#、IRDY#、TRDY#、STOP#和DEVSEL#。在PCI处理器需要访问PCI总线接口芯片上的配置寄存器时，PCI总线将输出Frame#和I RDY#信号。而TRDY#、STOP#和DEVSEL#信号则是为了回应PCI处理器输出的上述信号而由PCI接口控制器产生。在图6中显示了这些命名信号及方向。数字1、2、3、4、和5表示PCI总线接口芯片根据PCI处理器输出信号进行采样的阶段。类似的，标有A、B、C的循环表示某一设备初始化特定的动作并从其他设备得到回应的过程。例如A表示PCI总线接口芯片进行初始化，B则表示PCI处理器对此的反应。确切来说，就是当STOP#信号处于低电平，则IRDY#下降，FRAME#上升。C代表的事件也可类似理解。最后，一次重试过程包括5个时钟周期，在图上用两个反向箭头表示。
现在描述本发明的运作过程。本发明提供了用于PCI计算机系统内插式板卡的可编程配置寄存器。一般来讲，在PCI系统软件访问PCI只读配置寄存器之前，微处理器(12B)将向上述寄存器加载可进行唯一标识的数值。因此一个通用的PCI总线接口芯片可用于不同厂商生产的多种内插式板卡，并且实现不同的功能。
需要特别指出的是，微处理器和永久性存贮设备通常是内插式板卡上所固有的元件。微处理器和永久性存贮设备位于内部内插式板卡总线12C上。该总线与PCI总线被PCI总线接口芯片分开。当PCI系统加电后，PCI--RST#Line(见图4)上的信号将PCI访问许可位30置零，同时，PCI从属状态机与组合逻辑31(它是PCI总线接口芯片上的控制器)启动已选定的PCI控制信号线，使PCI处理器进入前面所提到的“重试模式”，而不能访问PCI总线接口芯片上的寄存器。
与此同时，当PCI处理器被禁止访问PCI接口芯片上的寄存器时，微处理器12B将执行相应的代码，然后在对PCI系统加电重置系统时，从永久性存贮设备12D(见图1)，其地址可通过程序设定，中读取为只读PCI配置寄存器预置的数值。例如，永久必性存贮设备可以是Flash、RAM或ROM等。微处理器接着向PCI配置或其它PCI总线接口芯片上的寄存器中写入唯一的数值，为了使PCI处理器能够访问配置寄存器，微处理器重写PCI访问许可位30(见图4)。写该位将在最终访问许可线32上生成最终访问信号，并且由PCI从属状态机与组合逻辑设备31将以前活动的PCI控制信号线置于非活动状态，从而允许PCI处理器访问配置寄存器。所有对该寄存器的访问都由PCI系统处理器14(见图1)上运行的PCI系统配置软件14A所控制。
PCI总线接口芯片也适用于内插式板卡上没有微处理器或没有永久性存贮设备的应用环境。在只读配置寄存器中不包含重要数据的情况下，PCI总线接口芯片也同样适用。在以上两种条件下，PCI访问许可位可以被PCI总线接口芯片的输入管脚22(见图3)屏蔽。如果该管脚输入电位为非激活高位状态，PCI访问重载输入管脚将不影响PCI访问许可位的功能，意即PCI系统处理器仍将重试访问配置寄存器。如果该管脚输入输入电位为“非活动低状态”，“PCI访问重载输入管脚”将屏蔽PCI访问许可位的功能，允许PCI总线直接访问配置寄存器而无需重试。在这种情况下，只能使用PCI只读配置寄存器的加电缺省值，而不能在PCI配置寄存器中加载不同数值。
尽管本发明的最佳实施方式已公开并加以详述，任何对具有普通技能的人来说显而易见的修改及实施例都在所附的权利要求书的精神和范围内。
权利要求
1.一种用于PCI计算机系统的内插式板卡包括第一总线；一个连接到第一总线上的装配组件设备，所述装配组件设备为完成期望任务而执行预定功能；一个连接到第一总线上的微处理器；一个连接到第一总线上的永久性存贮设备，所述永久性存贮设备存贮配置信息；一个连接到第一总线和第二总线的PCI总线芯片，所述的PCI总线接口芯片包含配置寄存器，可由PCI微处理器通过第二总线及微处理器存取；及PCI总线接口芯片控制器，在接收到第一信号后将禁止PCI微处理器访问所述配置寄存器，直到微处理器将配置信息预加载到所述配置寄存器中。
2.如权利要求1所述的内插式板卡，其中第一信号包括加电信号。
3.如权利要求1或2所述的内插式板卡，其中装配组件设备执行预定的功能以完成连接PCI系统与局域网通信控制器的所希望的任务。
4.如权利要求3所述的内插式板卡，其中局域网包括以太网、令牌环网、光纤数字网或ATM网。
5.如权利要求1或2所述的内插式板卡，其中装配组件设备用于执行预定工作以完成设备控制器的功能。
6.如权利要求5所述的内插式板卡，其中设备控制器用于控制显示器、多媒体、盘装配组件或协处理器子系统。
7.如权利要求1或2所述的内插式板卡，其中PCI总线接口芯片控制器还包括PCI从属组合逻辑设备，可对一组启动信号做出反应，启动PCI系统的PCI总线中所选择的控制线；及PCI从属状态机，在接收到最终访问许可的控制信号后，将产生一组启动信号。
8.如权利要求7所述的内插式板卡，其中最终访问许可信号由一个“或”逻辑电路设备和一个单比特寄存器的输出端生成，单比特寄存器的输出被连接到“或”逻辑电路的第一输入端，“或”逻辑电路的第二输入端被连接到所述PCI总线接口芯片的输入管脚。
9.在运行PCI配置软件的PCI处理器被连接到PCI总线，同时有一个PCI内插式板卡连接到所述PCI总线的PCI计算机系统中，用于配置PCI内插式板卡的方法包含以下步骤在PCI内插式板卡上提供一组配置寄存器和一个控制寄存器，这些配置寄存器可以被PCI处理器和内插式板卡上的本地处理器所访问；在接收一个预定信号后，内插式板卡上控制器将产生一组PCI总线上预先定义的控制信号，从而延迟PCI处理器访问配置寄存器组；使用本地处理器下载所述处理器中存放的数据，并将其存入配置寄存器组中；配置寄存器组信息加载完毕后，通知控制器将控制信号组由激活态置为非激活态，从而允许PCI处理器访问配置寄存器组，并且配置上述PCI内插式板卡。
10.负责连接内插式板卡与PCI计算机系统的PCI总线的接口子系统包括至少一个配置寄存器以存贮配置数据；一个寄存器设备以存贮控制信息；一个用于响应第一总线信号的PCI总线接口设备，负责将PCI总线上选定的信号启动至第一状态，从而禁止PCI处理器访问上述至少一个配置寄存器；及一个电路设备，用于监控寄存器设备，根据上述寄存器的某一位或多位选中位输出一个第二信号，使PCI总线接口设备将PCI总线上所选信号置成非激活第二状态，确保PCI处理器可访问至少一个配置寄存器。
11.如权利要求10所述的接口子系统，还包括功能寄存器组，PCI处理器可通过PCI总线对其进行读/写操作。
12.如权利要求10所述的接口子系统，其中第一信号是加电信号。
13.权利要求10所述的接口子系统，其中PCI接口设备包括一个组合逻辑电路设备，其输出连接到PCI总线上，及一个控制器其连接到上述组合逻辑电路设备的输入。
14.如权利要求13所述的接口子系统，其中控制器包括一个状态机。
15.如权利要求10所述的接口子系统，其中电路设备包含一个逻辑“或”电路，该逻辑“或”电路包括一个输出端，它连接到PCI总线接口设备，该电路还包括两个输入端，其中一个连接到寄存器设备；及一个控制器，该控制器从与两个输入端的另一个相连的外部信号源提供控制信号。
16.权利要求10所述的接口子系统，其中外部信号源包括所述接口子系统的一个管脚。
全文摘要
外设元件互连(PCI)总线计算机中使用的适配器或内插式板卡包含一个连接板卡与PCI总线的通用模块,该模块包含一组可选可编程配置寄存器,可由适配器上的微处理器加载数值,模块中的组合电路发布指令,禁止PCI处理器访问配置寄存器,直到数值被完全加载。
文档编号G06F15/177GK1185220SQ96194069
公开日1998年6月17日 申请日期1996年5月3日 优先权日1995年5月22日
发明者阿里埃尔·科恩, 威廉·加文·霍尔兰德, 约瑟夫·弗兰克林·劳甘, 阿维·帕拉什 申请人:国际商业机器公司