专利名称：用于设置集成电路的操作模式的方法和集成电路的制作方法
技术领域：
本发明涉及用于设置一集成电路的操作模式的方法和装置，该集成电路根据所选择的操作模式执行不同的功能。
背景技术：
描述能够执行不同功能的集成电路变得越来越常见，在其中含有集成电路的设备相对于电流消耗通常需要紧凑和有效。将这种设备的部件加入到集成电路中时能够遇到这样的需求。加入到集成电路中的功能越多，电路就越大。此外，在不同的应用中采用一个并且相同的电路，其中该相同的电路执行不同功能，这通常是有益的。为了这种电路能够工作，就需要能将电路设置为不同的操作模式。
对于将这种电路设置成各个操作模式，早期的解决方法包括专门采用一些电路安装设置信号输入，这些输入只控制电路的设置。例如用一开关，通过将一低或高信号电平，例如信号地或工作电压分别加到这些输入上，一信号电平就被加到这些输入上。所加的信号电平在一预定时刻。通常是在起动时读入电路并且被理解为一种操作模式。
在上述方法的发展中，产生的结果是，能够在信号连线已经用作设置信号输入后在正常操作中使用这些信号连线，这些信号连线通过电阻性的介质耦合到前述的信号电平。这就使这些信号连线在设置过程结束之后能够用于正常操作中，而不必冒短路的危险。
这种解决方法的问题是，需要只用于设置功能的专门的许多信号连线和许多连接引线。在目前的设备中能够用于容纳电子器件的空间非常有限，这就意味着，电路需要的连接引线的数量越大，则满足紧凑设备的需要就变得越困难。
对于电阻负载的设置信号输入，实际中存在的另一问题是，在模式设置过程结束的情况下，当该电路在所述信号上接收或发送信号时，电流将流过所述电阻，其结果是增加了功耗，这将导致，例如，不能满足设备紧凑的需要，尤其是当设备由一空间消耗电池供电时的情况。
美国专利说明书No.4,902,917提供了一种至少部分地避免上述问题的方法，在该专利中，一集成电路通过发送至少两个不同的设置信号中的一个信号到一设置信号输入端而设置其操作模式。所述不同的设置信号从该集成电路上的时钟信号输出端获得。送到该设置信号输入端的时钟信号，例如通过采用一多路开关的输出选择而被选择。
这种解决方法的一个缺点是，在操作模式已经设置之后，发送时钟信号的所述信号输出不能与除时钟信号之外的任何信号一起使用。
发明概述与公知的解决方法相关的问题是，利用信号输出端发送信号序列至一设置信号输入端而设置操作模式，其中的信号序列在设置该操作模式后不改变。因此，当将电路设置至一操作模式时人们要依赖所述信号输出的正常功能。
根据本发明的方法，通过选择电路信号连线的其中之一连线并将该连线与设置信号输入相耦合。然后电路继续处于设置模式，在该设置模式中电路的正常操作被中断并且在所选择的信号连线上发送预定的信号序列。根据在该设置信号输入端上接收的所述信号序列，该信号序列被理解为一个将电路设置到一种操作模式的请求。该信号连线然后回到正常操作，或者作为输出，或者作为输入。
根据本发明构成的装置包括能够以至少两种相互不同的操作模式工作的一集成电路。该电路包括至少一个设置信号输入端和至少两个另外的信号连线。该信号连线可以是任意选择的种类输入、输出或者输入-输出组合。这些信号之一利用一通过其传送设置信号的连线连接到一设置信号输入端。
本发明的方法包括在该设置信号输入端连接到所述信号连线之一以后选择操作模式，所述信号连线表示所选择的操作模式。然后该电路切换到一设置模式，其中多个信号连线中的每一个发送一预定的设置信号序列，该序列对于每一个可选择的操作模式是唯一的。
当在设置信号输入端上的设置信号序列的接收结束时，电路从该设置模式切换到所选择的操作模式，其中，所述信号连线根据所选择的操作模式切换到具有输出信号和/或输入信号的正常操作。
因此，本发明的一个目的得以实现，即，能够利用最少数量的专用连线并且在没有不必要的电流消耗的情况下将电路设置到一操作模式。
通过本发明提供的一个优点是，电路的许多信号连线在电路设置模式中仅仅使用一个短的时期。当电路的设置过程结束时，这些连线返回到其作为信号输出或信号输入的正常操作模式，因此使电路中的信号连线的数量能够被最小化。
下面将参照附图，结合最佳实施例详细描述本发明。
附图简述
图1a是根据本发明的第一实施例的能够调节到不同操作模式的一集成电路的方框图。
图1b是一个说明不同电路连线的表。
图1c说明了到电路连线和来自电路连线的信号序列。
图1d是一个说明本发明方法的流程图。
图2a是一个说明根据本发明的第二实施例的能够调节到不同操作模式的一集成电路的方框图。
图2b是一个说明不同电路连线的表。
图2c说明了到电路接合和来自电路连线的信号序列。
图2d是一个说明本发明方法的流程图。
最佳实施例的详细描述图1a说明了一集成电路IC，该集成电路构成诸如包含在一图中未示出的较大系统中的控制电路等的一部分。该电路通常与其它集成电路一起安装在电路板上。下面将详细描述该集成电路IC的不同的连线和元件。
该集成电路IC包括一计算机单元CPU。一读写存贮器RAM、一只读存储器ROM、一信号序列检测器PD、一信号序列发生器PG、一换算单元PS以及在这些元件之间的多个连线。
该计算单元CPU进行计算并且控制送到和来自其它电路元件或单元的信息传送。该只读存贮器ROM含有能够被该计算单元CPU读取的信息但不能重写。该读写存贮器RAM贮有能够被该计算单元CPU读和重写的信息。存贮单元RAM、ROM都分别具有控制输入端SI1和SI2，SI1和SI2用于从信号序列检测PD接收具有两个不同的信号电平-“低”和“高”电平的控制信号。在只读存贮器ROM的控制输入SI1上的一“高”信号电平允许通过数据总线DB而从其中读取数据。相应地，在读写存贮器RAM的控制输入SI2上的一“高”信号电平允许通过数据总线DB而对RAM存贮器进行读写。
信息在存贮器单元RAM、ROM和计算单元CPU之间通过数据总线DB传输，该总线DB由八根数据导线D0-D7构成。具有十六根地址导线A0-A15的地址总线AB从计算单元CPU传送二进制地址至存贮单元RAM、ROM，以使信息能够通过数据总线DB而从存贮单元ROM、RAM的存贮位置中读出或写入。
换算单元PS连接到计算单元CPU。信号序列发生器PG和信号序列检测器PD，并且该换算单元PS用作传送或发送一时钟信号SC1到这些单元。时钟信号SC1需要用于同步所有电路的工作并且可以具有不同的频率，该频率由来自信号序列检测器PD的在换算单元的第一控制输入端PI1和其第二控制输入端PI2上接收的信息决定。以一种与存贮电路ROM、RAM相似的方式，控制输入端PI1，PI2分别检测两个不同的信号电平是“高”还是“低”。如果控制输入端PI1接收一“高”信号电平并且控制输入端PI2接收一“低”信号电平，则换算单元PS发送具有第一频率f1的时钟信号SC1。另一方面，如果在控制输入端PI1上的信号具有“低”信号电平并且在控制输入端PI2上的信号电平为“高”，则换算单元PS发送具有第二频率f2的时钟信号SC1。时钟信号SC1由时钟信号SC0在换算单元PS中产生，该时钟信号SC0在时钟信号输入C上传送到该电路IC。
信号序列发生器PG连接到地址总线AB的四根地址导线或者线A0-A3，所谓的第一个四地址导线A0-A3。这些地址导线具有在各自的地址导线A0-A3上发送预定信号序列SA0-SA3的功能。这将在电路IC处于由控制信号SR1启动的设置模式时发生，该模式在后面将详细描述。预定信号序列在一示于图1C的有限时期DT内发送，并且通过存贮于第一时间监视单元TU1而被控制。信号序列SA0-SA3存贮在信号序列发生器PG的第一存贮单元SU1中。
信号序列检测器PD用于在电路IC处于电路设置模式期间，通过连线X而从信号序列发生器PG接收一控制信号序列SM1并且解释该信号序列。连线X将在说明书中参照本发明的方法进一步详细地解释。通过四个控制信号输出端PO1、PO2、SO1、SO2，信号序列检测器PD根据该解释发送控制信号到电路中的其它单元。第一控制信号输出端PO1和第二控制信号输出端PO2分别连接到换算单元的第一控制输入端PI1和第二控制输入端PI2。第三和第四控制信号输出端SO1和SO2分别连接到只读存贮器ROM的控制输入端SI1和读写存贮器RAM的控制输入端SI2。
时钟信号输入端C连接到换算单元PS，换算单元PS根据输入的外部时钟信号SC0形成内部时钟信号SC1。内部时钟信号SC1从换算单元PS传送到电路IC的其它单元。控制信号输入端R连接到计算单元CPU、信号序列发生器PG和信号序列检测器PD。使电路IC进入前述的设置模式的控制信号SR1通过控制信号输入端R发送到这些单元。设置信号输入端M连接到信号序列检测器PD并且信号序列SM1从信号序列发生器PG发送到输入端M。地址总线AB的地址导线A0-A15还包括安装电路的连线。在地址导线A0-A15上的二进制地址部分地发送到这些集成电路单元并且部分地发送到外部单元。一特定功能由前述的第一个四地址导线A0-A3执行除了与其余的地址导线A4-A15一样连接到计算单元CPU和存贮单元RAM、ROM外，如前所述，该第一个四地址导线还连接到信号序列发生器PG。在设置模式中，信号序列发生器PG在这些第一个四地址导线A0-A3上发送设置信号序列SA0-SA3至信号序列检测器PD。在信号序列检测器PD中接收的信号序列将依赖于连接到电路设置信号输入M的那一根地址导线A0-A3。
数据总线DB及其数据导线D0-D7也包括在电路IC上的外部连线。信息通过这些连线D0-D7在电路单元之间以及在电路外部单元之间(图中未示出)传送。
图1b说明了启动不同的电路操作模式的方法。例如，当信号序列发生器PD使其控制输出端PO1、PO2、SO1、SO2为二进制电平1011，或者以前述的信号电平表示为“高”、“低”、“高”、“高”时，启动第一操作模式。电路IC能够工作在四种不同模式的其中之一，在第一操作模式中，时钟信号SC1具有第一频率f1，并且计算单元CPU能够通过数据总线DB和地址总线AB与存贮单元ROM、RAM通信。在第二操作模式中，时钟信号SC1具有相同的第一频率f1，但是读写存贮器RAM不连接到数据总线DB和地址总线AB，这意味着与计算单元CPU通信的存贮单元只有只读存贮器ROM。第三操作模式定义为，时钟信号SC1具有第二频率f2，并且计算单元CPU能够象在第一操作模式中那样与存贮单元ROM、RAM二者通信。在第四操作模式中，时钟信号SC1具有第二频率f2，并且象在第二操作模式中那样，读写存贮器RAM不连接到数据总线DB和地址总线AB。
上述每个操作模式唯一地对应于存贮在信号序列发生器PG的第一存贮单元SU1中的设置信号序列SA0-SA3、当控制信号SR1在控制信号输入端R上被接收时，电路IC进入设置模式并且信号序列发生器PG在地址导线A0-A3上发送相应的信号序列SA0-SA3。这些设置信号SA0-SA3在信号序列检测器PD上被接收，根据已经接收的序列SA0-SA3中的一个，确定控制输出端SO1、SO2、PO1、PO2中的哪一些应设置为信号电平0，哪一些应设置为信号电平1。当存贮单元ROM、RAM上的控制输入SI1、SI2和换算单元PS的控制输入PI1、PI2检测到这些信号电平时，则认为电路IC被设置到一种操作模式。
现在将参照附图1a-c，结合第四操作模式的说明描述本发明的方法。
时钟信号SC1与控制信号SR1一起示于图1c中。一时钟周期是在两个时间标记之间经过的时间，例如从T2至T3。示于图中纵坐标的信号电平S表示电平0和1，在时刻T1之前和时刻T4之后的这些信号的虚线部分表示地址总线连线A0-A3发送任意信号。因此，电路IC在时刻T1之前和在时刻T4之后处于正常操作模式。因此，在图1c和1d中标为DT的前述时间间隔是电路IC在其中处于设置模式的时间间隔。
本发明的方法包括下列方法步骤-用户选择电路IC进入前述四种操作模式中的第四操作模式。
-在设置信号输入M与地址总线连线A3之间建立连线X。该连线X可以是位于电路IC安装于其上的电路板上的在所述连线A3、M之间的搭接线的形式。
-通过经由控制信号输入R端发送控制信号SR1至电路IC而使电路IC进入设置模式。按照图1c，控制信号SR1在T0与T1之间的一时刻从0到1切换电平S。信号电平的这一变化在电路IC中被检测到，并且当开始时钟周期T1-T2时电路IC的正常操作模式被中断，电路IC进入设置模式。
-信号序列SA0-SA3在地址总线连线A0-A3上从信号序列发生器PG中发送。这些信号序列在时间间隔DT，即图1c所示的时钟周期T1-T2、T2-T3、T3-T4中传送。由于在地址导线A3和设置信号输入端M之间已经建立了连线X，因此，到达设置信号输入端M的设置信号序列SM1将是从地址导线A3发送的作为信号序列SA3的信号序列。设置模式所经过的时期DT被信号序列发生器PG的第一时间监视单元TU1控制。在到达一存贮在第一时间监视单元TU1中的截止时间时，该第一时间监视单元TU1中断来自信号序列发生器PG的信号序列SA0-SA3的传输，该截止时间用时钟信号SC1的时钟周期数表示。
-信号序列检测器PD接收信号序列SM1，SM1通过所选择的地址导线A3和连线X从信号序列发生器PG传送到设置信号输入端M。所接收的信号序列SM1存贮在第二存贮单元SU2中。在设置模式之后，在第二存贮单元SU2中的信号序列SM1可用来根据下述的解释确定电路IC将进入哪一个操作模式。
-根据图1b的表，设置信号序列SM1在信号序列检测器PD中被解释，并且其控制输出端PO1、PO2、SO1、SO2设置为二进制电平0101(“底”、“高”、“低”、“高”)。因此，只读存贮器ROM的控制输入SI1将设置为电平“高”并且导致所述存贮器连接到地址总线AB和数据总线DB。读写存贮器RAM的控制输入端SI2将设置为电平“低”并且导致所述存贮器RAM不连接到总线AB、DB。换算单元PS在信号输入PI1和PI2上分别接收信号电平“低”和“高”。这将导致换算单元PS发送具有第二频率f2的时钟信号SC1。当存贮在第二时间监视单元TU2中的截止时间已经到达时，则中断在信号序列检测器PD中的设置信号SM1的接收，该截止时间用时钟信号SC1的时钟周期数表示。该截止时间具有与存贮在第一时间监视单元TU1的截止时间相同的持续时间。
-操作模式设置的结束。当在时钟周期T3-T4后已经通过设置信号输入M在电路IC中接收了设置信号SM1时，则结束操作模式的设置。这将根据来自时间监视单元TU1和TU2的命令实现。电路IC随即从设置模式切换到第四操作模式并且地址导线A0-A3回复到发送二进制地址，在第四操作模式中所有的电路单元根据该特定工作模式工作。
图1d说明了本发明的最基本的方法步骤。流程图用来与下面的描述一起阅读-在第一步骤101，用户选择电路IC进入第四操作模式；-在第二步骤102，地址导线A3连接到设置信号输入M。
-在第三步骤103，通过发送控制信号SR1到电路IC的控制信号输入R使电路IC进入设置模式。
-在第四步骤104，设置信号序列SA3经由设置信号输入M从信号序列发生器PG发送到信号序列检测器PD。
-在第五步骤105，解释在信号序列检测器PD中接收的设置信号序列SM1。
-在第六步骤106，信号序列检测器PD的控制输出端SO1，SO2，PO1、PO2分别被设置为“低”、“高”、“低”、“高”，这些信号随即也被送到存贮单元RAM，ROM的控制输入端SI1，SI2和换算单元PS的控制输入端PI1、PI2。
-在第七步骤107，该过程由于电路IC切换到所选择的操作模式而结束，在所选择的操作模式中，地址导线A0-A3根据该操作模式使用。
前面所述是选择的地址导线A3利用连线X直接连接到设置信号输入端M。但是，可能的是，该连接能够用其它方法实现，例如，利用多路开关，它能够根据一简单的切换而使不同的地址导线A0-A3与设置信号输入端M连接。
图2a，2b，2c，2d说明了根据本发明的集成电路IC2的另一个实施例。类似于前面例子中的电路IC，电路IC2包括一计算单元CPU，读写存贮器RAM、一只读存贮器ROM、一信号序列检测器PD2、一信号序列发生器PG、一换算单元PS以及在这些元件之间的多个连线。因此，电路IC2包括图1c的电路IC所包含的所有单元和连线。但是电路IC2另外还有两个设置信号输入端M1、M2。类似于上面的描述，信号输入端M1，M2都连接到具有自己的四个控制输出端PO1、PO2、SO1、SO2的信号序列检测器PD2。信号序列检测器PD2用于经由连线X1，X2接收来自信号序列发生器PG的信号序列SM1，SM2，所述序列将存贮于存贮单元SU2中并被解释。在信号输入端M1上接收的信号序列SM1控制加到与换算单元PS相连接的控制输出端PO1，PO2上的信号电平。在信号输入端M2上接收的信号序列SM2控制加到分别与只读存贮器ROM和读写存贮器RAM相连接的控制输出端SO1，SO2上的信号电平。
与前面的例子一样，电路IC2能够设置为不同的操作模式。类似于前述实施例，这些操作模式是连接的存贮单元ROM、RAM和时钟信号SC1的不同频率的组合。图2b的表说明了具有八个不同操作模式的例子。编号为1至4的操作模式与前述实施例相同，而编号为5至8的操作模式对该例来说是新的。从图2b的表中可见，就是其值不同于前述实施例的控制输出端PO1、PO2，因而使得换算单元PS产生具有另外两个不同频率f3、f4的时钟信号SC1。
类似于前述实施例，每个操作模式对应于存贮在信号序列发生器PG的第一存贮单元SU1中的唯一设置信号序列SA0-SA3。第二实施例还示出了在不增加信号连线数的情况下如何表示其它的操作模式，通过在设置信号输入M2和信号地GND之间建立一连线X2，一由恒定信号电平“低”构成的信号序列能够传送到信号序列检测器PD2。在相应的方法中，一仅仅由信号电平“高”构成的信号序列能够从电路IC2的电源Vcc的一连线传送。这些由恒定信号电平构成的信号序列与其它信号序列SA0-SA3一起示于图2c中。
在本实施例中仅仅举出了八个不同的操作模式。利用两个设置信号输入端M1、M2，四个信号连线A0-A3和两个恒定电平GND，Vcc能够表示若干设置模式，根据用于信号连线A0-A3之间的连线x1，x2，信号电平GND，Vcc和设置信号输入端M1，M2的组合，最多能够表示三十二种操作模式。
当控制信号SR1在控制信号输入端R上被接收时，电路IC2切换到设置模式，并且信号序列发生器PG在相应的地址导线A0-A3上发送信号序列SA0-SA3。设置信号SA0-SA3、分别来自信号地GND和电源Vcc的恒定信号电平“低”和“高”在信号序列检测器PD2中被接收。根据已经在各设置信号输入端M1、M2上接收的信号序列，信号序列检测器PD2指定控制输出端SO1、SO2、PO1、PO2中的哪一些应设置为信号电平“低”，哪一些应设置为信号电平“高”。
第二个发明方法包括下列方法步骤-用户选择以切换电路IC2进入第五操作模式。
-在设置信号输入端M1与地址总线连线A0之间建立连线X1。该连线可以具有在该电路板上的搭接线的形式，在该电路板上在所述连线A0、M1之间安装该电路IC2(图中未示)。
-在设置信号输入端M2与工作电压连线Vcc之间建立连线X2。该连线可以是在该电路板上的搭接线的形式在该电路板上在所述连线Vcc、M2之间安装该电路IC2(图中未示)。
-通过经由控制信号输入端R发送控制信号SR1至电路IC2而使电路IC2被设置到设置模式。按照图2c，控制信号SR1在T0与T1之间的一时刻从“低”到“高”电平切换电平S。信号电平的这一变化在电路IC2中被检测到，并且在时钟周期T1-T2开始时电路IC2的正常模式被中断，所述电路切换到设置模式。
-信号序列SA0-SA3在地址总线连线A0-A3上从信号序列发生器PG中发送。这些信号序列在时间间隔DT，即图2c所示的时钟周期T1-T2、T2-T3、T3-T4中传送。由于在地址导线A0和设置信号输入端M1之间已经建立了连线X1，因此到达设置信号输入端M1的设置信号序列SM1将是从地址导线A0发送的作为信号序列SA0的信号序列。设置模式的时间周期DT被信号序列发生器PG的第一时间监视单元TU1控制。当到达一存贮在第一时间监视单元TU1中的截止时间时，该第一时间监视单元TU1中断来自信号序列发生器PG的信号序列SA0-SA3的传输，该截止时间用时钟信号SC1的时钟周期数表示。
-在设置模式中，经由所选择的地址导线A0和连线X1至设置信号输入M1，信号序列检测器PD2接收自信号序列发生器PG发送的信号序列SM1。还接收的是至第二设置信号输入M2的由信号序列SM2表示的恒定信号电平0。所接收的信号序列SM1、SM2存储在第二存储单元SU2中。在使电路进入设置模式后，在第二存贮单元SU2中的信号序列SM1、SM2可用来根据下述的解释确定电路IC2将被设置到的操作模式。
-根据图2b的表，解释设置信号序列SM1、SM2，并且修改控制输出端PO1、PO2、SO1、SO2为相应的信号电平“低”、“低”、“高”、“高”。这使得只读存贮器ROM的控制输入SI1被设置为电平“高”并且导致所述只读存贮器ROM连接到地址总线AB和数据总线DB。读写存贮器RAM的控制输入端SI2也被设置为电平“高”并且也导致读写存贮器RAM连接到总线AB、DB。换算单元PS在信号输入PI1，PI2上分别接收信号电平“低”和“低”。这将导致换算单元PS发送具有第三频率f3的时钟信号SC1。当存贮在第二时间监视单元TU2中的截止时间到达时，则中断在信号序列检测器PD2中的设置信号序列SM1，SM2的接收，该截止时间用时钟信号SC1的时钟周期数表示。该截止时间具有与存贮在第一时间监视单元TU1的截止时间相同的持续时间。
-操作模式设置的结束。当在时钟周期T3-T4后已经通过设置信号输入端M1、M2在电路IC2中接收了设置信号SM1、SM2时，则结束操作模式的设置。这将根据来自时间监视单元TU1和TU2的命令实现。电路IC2随即从设置模式切换到第五操作模式，其中电路IC2的所有单元根据所述操作模式工作，并且地址导线A0-A3回复到发送二进制地址。
图2d说明了本发明的最基本的方法步骤。流程图用来与下面的描述一起阅读。
-在第一步骤201，用户选择使电路IC适合于第五操作模式。
-在第二步骤202，地址导线A0连接到第一设置信号输入端M1，并且第二设置信号输入端M2连接到工作电压连线Vcc。
-在第三步骤203，通过发送控制信号SR1到电路IC2的控制信号输入R，使电路IC2进入设置模式。
-在第四步骤204，设置信号序列SA0经由设置信号输入端M1从信号序列发生器PG发送到信号序列检测器PD2。第二设置信号序列SM2是恒定信号电平1并且从工作电压连线Vcc发送到第二设置信号输入M2。
-在第五步骤205，解释在信号序列检测器PD2中接收的设置信号序列SM1、SM2。
-在第六步骤206，信号序列检测器PD2的控制输出端SO1，SO2、PO1、PO2分别被设置为“低”、“低”、“高”、“高”，这些信号电平随即也被送到存贮单元RAM、ROM的控制输入端SI1、SI2和换算单元PS的控制输入端PI1、PI2。
-在第七步骤207，该方法随着电路IC2切换到所选择的操作模式而结束，其中，地址导线A0-A3根据所述操作模式使用。
在前面的描述中，直接通过连线X1，X2，选择的地址导线A0连接到设置信号输入M1并且将工作电压Vcc加到第二设置信号输入端M2。但是，应该理解的是，这些连接能够用其它方法实现，例如，利用一个或两个多路开关，所述多路开关能够容易地使各地址导线A0-A3与设置信号输入端M1，M2连接。还应明白的是，一个或者同一地址导线A0-A3能够连接到两个设置信号输入端M1，M2。
在两个前述的例子中，地址总线AB的地址导线A0-A3被用于设置信号序列SA0-SA3的信号输出。其准确的理由是，在正常操作中地址导线A0-A3是信号输出。但是，采用在电路的正常操作是输出的连线作为输出不是绝对必需的。此外可能的解决方案是，其中的信号输入(图中未示出)也可以用来临时作为设置模式中的信号输出并且以此传送设置信号序列SA0-SA3。但是，当应用这一解决方案时，需要考虑连接到这些输入的外部单元。需要通知外部电路停止向集成电路IC2发送信号并且采用措施确保外部电路将不被设置成信号SA0-SA3所损坏。
还可以理解的是，信号输入、信号输出和双向输入/输出的组合作为设置模式中的信号输出也是可能的。
权利要求
1.一种将集成电路(IC，IC2)设置到至少两种预定的独立操作模式的其中之一的方法，其中该电路(IC)包括至少两根信号连线(A0-A3)；-设置信号输入端(M)，它根据接收的预定信号序列(SM1)将电路(IC)设置为由所述序列(SM1)指示的预定操作模式，其中该电路(IC)还包括-控制信号输入端(R)，它根据接收的控制信号(SR1)将电路(IC)设置到一设置模式，在该设置模式中每根信号连线(A0-A3)传送不同的预定信号序列(SA0-SA3)，并且其中，该方法包括下列方法步骤-选择所述操作模式的其中之一；-将所述信号连线(A0-A3)的其中之一连接到所述设置信号输入端(M)，其中，在所述设置模式中该信号连线(A3)发送一信号序列(SA3)，当在该设置信号输入端(M)上接收时，该信号序列指示所选择的操作模式；-接收在所述控制信号输入端(R)上的控制信号(SR1)，以便该电路(IC)被设置到所述设置模式，并且所述信号序列(SA3)在所述设置信号输入端(M)上被接收；以及-设置该电路(IC)到由该信号序列(SA3)指示的操作模式，其中每根信号连线(A0-A3)根据所选择的操作模式工作。
2.一种将集成电路(IC，IC2)设置到至少两种不同操作模式的预定的其中之一的方法，其中该电路(IC2)包括至少两根信号连线(A0-A3)；至少两个设置信号输入端(M1，M2)，它们根据接收的至少一个预定信号序列(SM1，SM2)将电路(IC2)设置为由所述序列(SM1)指示的所述预定操作模式，其中该电路(IC2)还包括一控制信号输入端(R)，它根据接收的控制信号(SR1)将电路(IC2)设置到一设置模式，在该设置模式中每根信号连线(A0-A3)传送不同的预定信号序列(SA0-SA3)，并且其中，该方法包括下列方法步骤-选择所述操作模式的其中之一；-将至少一根所述信号连线(A0-A3)连接到至少一个所述设置信号输入端(M1，M2)，其中，在所述设置模式中所述信号连线(A0)传送一信号序列(SA0)，该信号序列根据在至少一个所述设置信号输入端(M1)上的接收来指示所选择的操作模式；-接收在所述控制信号输入端(R)上的控制信号(SR1)，以便将该电路(IC2)设置到所述设置模式，并且所述信号序列(SA0)在至少一个所述设置信号输入端(M1)上被接收；以及-设置该电路(IC2)到由该信号序列(SA0)指示的操作模式，其中每根信号连线(A0-A3)根据所选择的操作模式工作。
3.根据权利要求2所述的方法，其中电路(IC2)的外部信号源(GND，Vcc)连接到至少一个所述设置信号输入端(M1，M2)。
4.根据权利要求1-3的其中之一的方法，其中，当在其操作模式中时，所述集成电路(IC，IC2)具有用于所述信号连线(A0-A3)的信号输出端(A0-A3)。
5.根据权利要求1-3的其中之一的方法，其中，当在其操作模式中时，所述集成电路(IC，IC2)具有用于所述信号连线(A0-A3)的信号输入端(A0-A3)。
6.根据权利要求1-3的其中之一的方法，其中，当在其操作模式中时，所述集成电路(IC，IC2)具有至少一个信号输出端(A0-A1)和至少一个信号输入端(A2-A3)，所述输出端和输入端用于所述的信号连线(A0-A3)。
7.根据权利要求1-3的其中之一的方法，其中，当在其操作模式中时，所述集成电路(IC，IC2)具有用于所述信号连线(A0-A3)的双向信号输入/信号输出端(A0-A3)。
8.根据权利要求1-3的其中之一的方法，其中，当在其操作模式中时，该集成电路(IC，IC2)具有在地址总线(AB)上的地址导线(A0-A3)，所述地址导线(A0-A3)用于所述信号连线(A0-A3)。
9.根据权利要求1-3的其中之一的方法，其中，当在其操作模式中时，该集成电路(IC，IC2)具有在数据总线(DB)上的数据导线(D0-D3)，所述数据导线(D0-D3)用于所述信号连线(A0-A3)。
10.根据权利要求1-3的其中之一的方法，其中，当在其操作模式中时，该集成电路(IC，IC2)具有至少一根在地址总线(AB)上的地址导线(A0)和至少一根在数据总线(DB)上的数据导线(D0)，所述地址导线(A0)和所述数据导线(D0)用于所述信号连线(A0-A3)。
11.一种集成电路，包括-至少一个信号序列发生器(PG)，它包括至少两根信号连线(A0-A3)，其中该信号序列发生器(PG)通过该信号连线(A0-A3)发送设置信号序列(SA0-SA3)；-至少一个信号序列检测器(PD)，它包括设置信号输入端(M)和至少两个控制输出端(PO1，PO2，SO1，SO2)，其中该信号序列检测器(PD)根据接收的设置信号序列(SM1)设置每一个控制输出端(PO1，PO2，SO1，SO2)为两个信号电平的其中之一；-在信号连线的其中之一(A3)和该设置信号输入(M)之间的一根连线(X)；以及-至少一个时间监视单元(TU1，TU2)，其中，所述时间监视单元(TU1，TU2)包括用于通过所述信号序列发生器(PG)中断设置信号序列(SA0-SA3)的传输的装置。
12.一种集成电路(IC2)，包括-至少一个信号序列发生器(PG)，它包括至少两根信号连线(A0-A3)，其中该信号序列发生器(PG)通过该信号连线(A0-A3)发送设置信号序列(SA0-SA3)；-至少一个信号序列检测器(PD2)，它包括至少两个设置信号输入(M1，M2)和至少两个控制输出(PO1，PO2，SO1，SO2)，其中该信号序列检测器(PD2)根据接收的设置信号序列(SM1，SM2)设置每一个控制单元(PO1，PO2，SO1，SO2)为两个信号电平的其中之一；-至少两根连线(X1，X2)，其中所述连线(X1)保持在至少一个所述信号连线(A0)和至少一个所述设置信号输入(M1)之间的连接；以及-至少一个时间监视单元(TU1，TU2)，该时间监视单元包括用于通过所述信号序列发生器(PG)中断设置信号序列(SA0-SA3)的传输的装置。
13.根据权利要求13所述的集成电路(IC2)，其中电路外部信号源(GND，Vcc)连接到至少一个所述设置信号输入端(M1，M2)。
14.根据权利要求11-13的任意之一的集成电路(IC，IC2)，其中所述信号连线(A0-A3)为信号输出
15.根据权利要求11-13的任意之一的集成电路(IC，IC2)，其中所述信号连线(A0-A3)为信号输入。
16.根据权利要求11-13的任意之一的集成电路(IC，IC2)，其中所述信号连线(A0-A3)包括至少一个信号输出和至少一个信号输入。
17.根据权利要求11-13的任意之一的集成电路(IC，IC2)，其中所述信号连线(A0-A3)包括至少一个双向信号输出/信号输入。
18.根据权利要求11-13的任意之一的集成电路(IC，IC2)，其中该电路(IC，IC2)包括一地址总线(AB)，并且在其中，所述信号连线(A0-A3)包括部分所述地址总线(AB)。
19.根据权利要求11-13的任意之一的集成电路(IC，IC2)，其中该电路(IC，IC2)包括一数据总线(DB)，并且在其中，所述信号连线(A0-A3)构成数据总线(DB)的一部分。
20.根据权利要求11-13的任意之一的集成电路(IC，IC2)，其中该电路(IC，IC2)包括一地址总线(AB)和一数据总线(DB)，并且其中，所述信号连线(A0-A3)包括至少一根在该地址总线(AB)上的地址导线(A0)和至少一根在该数据总线(DB)上的数据导线(D0)。
全文摘要
一种能够以许多不同的操作模式工作的集成电路(IC)通过在控制信号输入(R)上的控制信号(SR1)设置到一设置模式。该电路(IC)包括信号序列发生器(PG),该发生器根据该设置模式在电路(IC)的四根地址连线上产生设置信号序列(SA0－SA3)。通过耦合地址连线(A3)的其中之一与在电路(IC)的信号序列检测器(PD)上的设置信号输入(M)而选择操作模式。信号序列检测器(PD)解释来自信号序列发生器(PG)的设置信号序列(SA3),并且根据在检测器(PD)上接收的序列(SM1)分别设置在信号序列检测器(PD)上的控制输出(P01,P02,P03,P04)到不同的“高”、“低”信号电平组合。然后,电路(IC)切换到一操作模式,在其中地址导线(A0－A3)根据该操作模式发送信号。
文档编号G06F15/16GK1205788SQ9619921
公开日1999年1月20日 申请日期1996年12月13日 优先权日1996年12月13日
发明者D·林德维斯特 申请人:艾利森电话股份有限公司