专利名称：一种微机软件存储卡的制作方法
技术领域：
本实用新型是一种用于IBM PC系列微机及其兼容机的扩展插卡，涉及到微机总线接口技术，软件的固化及存储技术。
通常PC系列微机软件存储在软磁盘或硬磁盘上。它们调入微机内存后才能运行。磁盘上的软件包括各种系统软件，工具软件和应用软件。本实用新型能够将上述软件固化在一块微机扩展卡上。本实用新型在BIOS扩展程序的支持下，可以综合实现防病毒，系统管理，固态盘等功能。当实现固态盘卡时，能够固化并引导微机操作系统。
微机软件存储卡在微机内存空间中提供一个BIOS程序空间和一个分页存储的数据窗口。BIOS程序空间用于固化和使用扩展的BIOS程序，数据窗口用于存储一般的微机软件数据。为了进行存储器的分页操作，微机软件存储卡还设有分页控制端口。
一种现有技术采用单独的BIOS程序空间译码电路和BIOS存储器以及单独的数据窗口译码电路，这种技术虽然能够完成微机软件存储卡的主要功能但电路结构复杂。参见中国实用新型专利91208755.2。
另一种现有技术采用较先进的可编程器件(PLD)来简化电路和降低成本，并使用了同线读出(或称分页共享控制)技术，使扩展BIOS程序和分页式存储的软件固化在同一块EPROM芯片上，从而简化了电路。这种现有技术虽然电路简单但所能支持的存储器芯片数量较少。参见中国实用新型专利94211374.8。
现有技术有以下不足。
(1)虽电路简单但容量还不够大(支持的存储器芯片数量较少)或容量较大但电路结构较复杂。
(2)功能不够完善。无SRAM型芯片的掉电保护控制，无状态查询功能，BIOS程序空间与分页存储窗口不能在地址空间上相互分离。
(3)从存储容量，外围芯片数量及成本性能等方面综合考虑，现有技术不能完全兼顾。
在实际应用中，需要以下功能和特点(1)提供中等容量和大容量存储能力。允许使用多种类型的存储器芯片。允许在同一块卡上同时使用两种类型或型号的存储器芯片。
(2)提供相联或分离的扩展BIOS程序空间和I/O空间分页数据窗口。并提供状态设置位用于软件查询。提供硬件写保护能力。
(3)在上述功能下，电路简单，结构紧凑，可靠性高，成本低，适用性强，扩展性好，提供较强的综合性能。
本实用新型的目的在于提供一种容量大、性能全面、结构简单、成本低、具实用价值的新型微机软件存储卡。
本实用新型的目的是这样实现的软件固化卡由地址译码及控制器(2)，分页及片选控制器(4)，存储体(5)等所组成。地址译码及控制器(2)对微机总线上的信号进行译码，产生所需的各种时序信号。分页及片选控制器(4)锁存分页存储所需的页地址信号并产生存储器片选信号。此外，分页及片选控制器(4)还产生BIOS程序窗口所需的特定页地址信号和特定片选信号。本卡数据总线经数据总线缓冲器(3)或直接与微机数据总线相联。存储体的读写控制信号RD，WR由地址译码及控制器(2)的输出线驱动。
地址译码及控制器(2)对微机总线地址信号A11-A19读写控制信号MEMR、MEMW及状态选择跳线器JP1的状态进行译码。其译码输出信号中，信号RD用于本卡存储器读控制；信号WR用于本卡存储器写控制；地址译码信号T1用于BIOS程序空间和I/O空间数据窗口的地址选择控制；地址译码信号T2用于BIOS空间I/O空间数据窗口的地址允许控制；锁存脉冲信号IO1用于页地址低8位锁存控制；锁存脉冲信号IO2用于页地址高位(片选)锁存控制；辅助地址信号APD0用于扩大BIOS程序空间，使BIOS程序空间比数据窗口空间大倍，当访问BIOS窗口时，APD0信号取自微机地址信号A12并驱动页地址信号线PL0，其它情况下，APD0输出端为高阻状态；辅助片选信号ACE用于防问BIOS程序时，输出一个低电平信号并使片选信号CE0为低电平，其它情况下ACE输出端为高阻状态。
地址译码及控制器(2)还可完成状态选择跳线器JP2的状态读入，读JP2状态时，由其LD0端输出驱动本卡数据总线LD0信号线。
地址译码及控制器的这种结构使它可以完成多项任务，能够进行BIOS程序空间存储体译码及控制，I/O空间译码控制，数据窗口存储体译码及读写控制，能够进行微机地址位置选择，能够进行跳线器状态读入，能够实现硬件写保护控制，能够输出辅助地址信号APD0，能够输出辅助片选信号ACE。
分页及片选控制器(4)内部含有页地址锁存器，锁存器输入端接本卡数据总线信号LD0-LD7，访问I/O窗口时，锁存脉冲信号IO1用于页地址低8位锁存器的控制，锁存脉冲信号IO2用于页地址高位(片选)锁存器的控制。分页及片选控制器(4)根据地址译码信号T1、T2、辅助地址信号APD0或AAD、辅助片选信号ACE进行相应的操作。当访问BIOS窗口时，PL0由辅助地址信号APD0直接或间接驱动(或PL0由地址信号AAD间接驱动，AAD直接取自某个微机地址信号如取自A12)，PL1-PL7为低电平状态，片选信号CE0由辅助片选信号ACE(或根据地址译码信号T1、T2的状态)直接或间接驱动，CE1-CE5为高电平状态，此时的PL0-PL7、CE0-CE5形成了访问BIOS窗口所需的特定页地址信号和特定片选信号。当访问数据窗口时，页地址信号PL0-PL7由页地址锁存器低8位输出端驱动，片选信号CE0-CE5由页地址锁存器高位(片选)数据来译码驱动或直接驱动，此时的PL0-PL7、CE0-CE5形成了访问数据窗口所需的页地址信号和片选信号。
分页及片选控制器(4)的上述结构可完成8位页地址数据的锁存输出及多片(至少6片)存储器的片选控制，可提供BIOS窗口所需的特定页地址信号特定片选信号和存储器分页操作所需的页地址信号片选信号。
存储体(5)即可使用EPROM、FLASH类型的存储器，还可使用SRAM类型的存储器。当存储体(5)包括SRAM类型的存储器时，软件存储卡还包括掉电检测及保护电路(6)，当存储体(5)包括FLASH类型的存储器时，软件存储卡还包括编程电源电路(7)。掉电检测及保护电路(6)编程电源电路(7)均采用现有技术。掉电保护电路(6)输出一个掉电指示信号CSP，并提供备用不间断电源电压Vc’。当电源电压Vcc下降到低于4.6V时，CSP掉电指示信号降为低电平，使得接到SRAM存储器的CS2端(高电平片选端)的LAB信号为低电平或使得片选信号CE0-CE5为高电平，从而实现了SRAM类型存储器的掉电保护；Vcc正常时，CSP信号为高电平。
本实用新型在微机内存空间提供一个扩展BIOS程序空间和数据窗口以及I/O空间。其特点是，BIOS程序空间的大小可以是数据窗口的2倍，I/O空间的大小等于数据窗口的大小；BIOS空间I/O空间数据窗口的地址即可以连续排列也可以分为两个区域，BIOS空间占一个区域，I/O空间数据窗口占另一个区域，由此可以利用微机主板的影像缓冲技术提高BIOS扩展程序的运行速度。
本实用新型的存储体分页控制信号由三个部分组成低位地址信号，页地址信号，片选信号。这三部分信号的选择及相互配合是影响软件存储卡电路结构、内存空间资源占用及使用性能的关键因素之一。本实用新型给出的优选实施方案是低位地址信号接PC总线地址信号低12位A0-A11，页地址信号PL0-PL7接页地址锁存器的8位输出，片选信号CE0-CE5共6个。由此形成的电路，可具有6M字节存储能力(其单片容量为1M字节)。占用PC机扩展BIOS空间共16K字节。其中，8K程序空间，4K数据窗口，4K空间被锁存器和状态查询口占用。
一般而言，数据窗口开得大，可以减少分页的页数，从而在数据窗口足够大，总容量比较小时，页地址锁存器所需的位数及片选位数都比较小，这样的电路硬件容易简化。由于存储器芯片数量少，从而总线缓冲器(包括地址总线缓冲器，数据总线缓冲器)都可省略。反之，数据窗口开得小，总容量大，分页数将增大，电路结构不易简化。但其优点是占用PC机内存空间少。有时这一点是非常重要的。
本实用新型的上述方案，较好地兼顾了电路结构、内存空间资源占用及使用性能这几个方面的问题。
本实用新型具有以下显著特点(1)电路结构合理，功能齐全，容量大，适用性强，扩展性好，即保证了性能，又降低了成本，提高了性能价格比。
(2)主要外围器件仅使用4片至6片集成电路。其中，一片用于页地址锁存(4.1A或4.1B)，一片用于片选控制(4.2A或4.2B)，另二片(2.1，2.2)使用PLD型器件完成地址译码、分页及片选等时序控制操作。PLD型器件可采用GAL16V8或PEEL18CV8。
(3)可以安装多达6片(或不低于6片)存储器芯片，EPROM存储器单片容量不低于512K字节，而且可以支持FLASH型SRAM型存储器，并可同时使用两种类型或型号的存储器芯片。
(4)适用性强表现在对存储体的分页控制信号(低位地址信号、页地址信号、片选信号)进行适当的少量的调整，可以获得更小的程序空间、数据窗口和内存空间占用量。例如当低位地址信号为11位时，则数据窗口空间为2K，程序空间为4K，共占PC机空间8K；当低位地址信号为10位时，则数据窗口空间为1K，程序空间为2K，共占PC机空间4K；当低位地址信号为9位时，则数据窗口空间为0.5K，程序空间为1K，共占PC机空间2K。
(5)扩展性好表现在采用性能更强的PLD型器件如GAL20V8、GAL22V10并作少量的联线修改即可满足对性能提高的要求，如增大程序空间，增大所支持的存储器芯片的容量，增加所支持的存储器芯片的数量，增加状态查询位数等。
(6)用于装入BIOS扩展程序的空间为只读，该程序空间可以和数据窗口空间相分离，从而可以方便地利用PC机主板提供的SHADOW影像功能，CACHE缓冲功能等，提高扩展BIOS程序的运行速度。
(7)功能较为全面。通过跳线开关，可实现硬件写保选择。硬件写保护实现了对SRAM型存储器芯片的更有效的数据写保护。通过跳线开关及软件的状态查询，可实现软件的功能选择和写保护状态查询。
(8)在驱动程序的支持下，能够实现一个或二个仿真磁盘，以仿真盘方式存储微机软件。利用跳线器及状态查询功能能够实现双仿真盘的映像交换，能够实现双仿真盘中的任一盘引导操作系统。
图1至图8是本实用新型优选实施例的电路原理图。
图1是电原理结构总图。
图2是地址译码及控制器的电原理图。
图3图4图5分别是分页及片选控制器的电原理图。
图6是存储体电原理图。
图7图8分别是页地址锁存器电原理图。
图1中，(1)代表PC机微机总线扩展接口，(2)代表地址译码及控制器，(3)代表数据总线缓冲器，(4)代表分页及片选控制器，(5)代表存储体，(6)代表掉电检测及保护电路，(7)代表编程电源电路。
图2中，地址译码及控制器由地址译码器(2.1)和译码控制器(2.2)组成。(2.1)(2.2)均使用PLD型器件。
图3中，分页及片选控制器包括页地址锁存器(4.1A)、片选控制器(4.2A)、电阻排(4.3A)以及电阻排(4.4A)或(4.5A)。(4.1A)使用8位锁存器，(4.2A)使用PLD型器件。
图4中，分页及片选控制器包括页地址锁存器(4.1B)、片选控制器(4.2B)、电阻排(4.3B)以及电阻排(4.4B)或(4.5B)。(4.1B)(4.2B)均使用8位锁存器。
图5中，分页及片选控制器包括页地址锁存器(4.1C)、片选锁存器(4.2C)、片选译码器(4.5C)。片选控制器主要由(4.2C)和(4.5C)组成。(4.1C)(4.2C)均使用8位锁存器，(4.5C)使用一片译码器。
图6中，(5.1)-(5.6)使用EPROM、FLASH或SRAM存储器。
图7中，页地址锁存器(4.1D)使用一片PLD型器件。
图8中，页地址锁存器(4.1E)使用一片PLD型器件。
图1中，JP3用以跳线选择PS信号，LAB信号用于程控选择PS信号。从而能够实现FLASH型存储器的在线编程。当编程时，PS信号为编程电压Vpp，当为读取状态时，PS信号取自PL6或PL7。LAB信号还用于SRAM型芯片的掉电保护，此时LAB线接SRAM型存储器(例628128)的CS2端(高电平有效)。
图1中，掉电检测及保护电路(6)及编程电源电路(7)均采用现有技术。掉电检测及保护电路能够检测电源电压VCC，当VCC下降到低于4.6V时，CSP信号(掉电指示信号)降为低电平。VCC正常时，CSP信号为高电平。掉电检测及保护电路(6)提供备用不问断电源电压VC’。
图3中，CSP信号接至(4.2A)的IN7输入端，LAB信号线接存储体的CS2信号线。当CSP信号为低电平时，(4.2A)的LAB输出端为高阻状态，此时由下拉电阻(5.7)下拉，使LAB信号线(CS2信号线)为低电平，从而实现了掉电保护。当CSP信号为高电平时，允许对存储体(5)进行正常的读写操作。
图4中，LAB信号线接存储体的CS2信号线。(4.1B)(4.2B)的VCC端接电源VC’。CSP信号接至(2.1)的IN12输入端，当CSP信号为低电平时，(2.1)的地址译码信号T1输出端为高阻态，电阻(4.6B)使(4.2B)的OE端为高电平，(4.2B)的LAB输出端为高阻状态。此时由下拉电阻(5.7)下拉，使LAB信号线(CS2信号线)为低电平，从而实现了掉电保护。当CSP信号为高电平时，允许对存储体(5)进行正常的读写操作。
图3图4中，CE1，CE2信号线上接有电阻排(4.4A)或(4.4B)，代表了EPROM，FLASH类型存储器片选信号线的典型接法，CE3-CE5信号线上接有电阻排(4.5A)或(4.5B)，代表了SRAM类型存储器片选信号线的典型接法。
使用SRAM型芯片的CS2端进行掉电保护时，电阻排(4.5A)(4.5B)可不使用。此时，图3图4中，原接至(4.5A)(4.5B)的SRAM类型存储器片选信号CE3-CE5改接电阻排(4.4A)(4.4B)。对于那些没有CS2端的SRAM型存储器或不使用CS2端进行控制时，应使用电阻排(4.5A)或(4.5B)。SRAM存储器芯片的CE线应接至电阻排(4.5A)或(4.5B)。(4.5A)(4.5B)的公共端接备用不间断电源VC′。当CSP为低电平时，(4.2A)(4.2B)对应于SRAM类型存储器芯片的片选信号输出端均变为高阻状态，从而接至电阻排(4.5A)(4.5B)的SRAM存储器的片选信号为高电平，SRAM中的数据得以保护。
图5中，采用74HC138作为片选译码器(4.5C)，(4.5C)的VCC端接VC′，CSP信号接(4.5C)的E3端(高电平允许端)，从而CSP信号为低电平时，片选输出端保持高电平，实现数据保护。
图6中，(5.1)(5.2)(5.3)代表EPROM型芯片或FLASH型芯片的典型联接方法，VCC1为其芯片电源线。(5.4)(5.5)(5.6)代表SRAM型芯片的联接方法，其芯片电源线VCC2接备用不间断电源VC’。对FLASH型存储器，其编程电压端Vpp接PS信号线。对EPROM型存储器，不使用Vpp线和WE线。对具有CS2端的SRAM型存储器，其CS2线上接有电阻(5.7)。CS2线接LAB信号或电源VCC。
总之本实用新型考虑了掉电保护控制问题，从而能够支持SRAM类型的存储器芯片。
图1中，(3)代表数据总线缓冲器，使用74HC245。数据总线缓冲器可以省略，此时只需将本卡数据总线LD0-LD7与微机总线扩展接口(1)的数据总线D0-D7对应相接。如使用了数据总线缓冲器，则当对存储卡进行操作时，其允许端G为低电平。进行读操作时(包括读程序空间，读状态设置，读数据窗口空间)，其方向控制端DIR出现低电平脉冲，使数据向PC机方向传送。
图6中，存储体控制总线读信号线OE与RD信号线相接，存储体控制总线写信号线WE与WR信号线相接。存储体片选信号线MCE0-MCE5分别与片选信号线CE0-CE5对应相接。存储体地址总线MA0-MA11分别与地址信号线A0-A11对应相接。存储体地址总线MA12-MA19分别与页地址信号线PL0-PL7对应相接。存储体数据总线MD0-MD7分别与信号线LD0-LD7对应相接。上述连接能够支持1M字节的存储器芯片。
图2表示实施例中地址译码及控制器(2)的一种构造和原理地址译码及控制器(2)由地址译码器(2.1)和译码控制器(2.2)组成。译码控制器(2.2)根据地址译码信号T1、T2地址信号A11、A12和读写控制信号MEMR、MEMW进行译码，产生DIR、RD、WR信号。(2.2)产生的RD信号用于存储器读操作控制(包括读程序空间，读数据窗口空间)。(2.2)产生的WR信号用于存储器写操作控制(写数据窗口空间)。
在程序空间中固化有扩展BI OS程序，访问这一空间时，地址译码及控制器(2)输出的地址译码信号T1、T2处于状态(1，0)；地址译码及控制器(2)输出的辅助片选信号ACE根据微机的地址信号译码驱动为低电平，辅助地址信号APD0取自比低位地址信号高1位的地址信号。在图1至图8所示的实施例中，低位地址信号为A0-A11，则此时APD0信号取自A12信号。读程序空间时，地址译码及控制器(2)输出的RD负脉冲信号用于存储器的读取过程。
访问I/O窗口时，读取写保护状态WP和读取状态设置位EX需使用存储器读操作指令来读取状态查询输入口。为了读写页式存储空间中的数据，还需使用存储器写操作指令使页地址锁存器锁存页地址数据(包括片选数据)。这种I/O操作的译码由译码控制器(2.2)完成。(2.2)的三态输出端OUT4、OUT5分别与本卡数据总线LD0、LD1对应相接。译码控制器(2.2)根据地址译码信号T1、T2地址信号A11、A12和读写信号MEMR，MEMW完成这种I/O操作的译码。当进行读操作时，译码控制器(2.2)的OUT4、OUT5端将写保护WP及状态设置EX的状态送入本卡数据总线LD0、LD1。当进行页地址低8位锁存写操作时，译码控制器(2.2)输出的锁存脉冲信号IO1作用于页地址锁存器(4.1A，B，C，D，E)的CLK时钟信号端使其锁存来自数据总线上的页地址数据。当进行页地址高位(片选)锁存写操作时，译码控制器(2.2)输出的锁存脉冲信号IO2作用于片选控制器(4.2A，B，C)的CLK时钟信号端使其锁存来自数据总线上的片选(页地址高位)数据。
微机软件存储在页式存储空间中，通过访问数据窗口可以访问全部存储空间。
当访问数据窗口时，地址译码及控制器(2)输出的地址译码信号T1、T2处于状态(0，0)，地址译码及控制器(2)的辅助地址信号APD0输出端和辅助片选信号ACE输出端为高阻状态。读数据窗口时，地址译码及控制器(2)输出的RD负脉冲信号用于存储器的读取过程。写数据窗口时，地址译码及控制器(2)输出的WR负脉冲信号用于存储器的写入过程。
图3表示实施例中分页及片选控制器(4)的一种构造和原理访问程序空间时，T1、T2处于状态(1，0)，页地址锁存器(4.1A)的OE端为高电平，其输出端为高阻态，从而页地址信号PL0由APD0信号驱动，PL1-PL7由电阻排(4.3A)下拉至低电平，实现了BIOS程序所需的特定页地址信号。T1、T2的这种状态使(4.2A)的OUT2至OUT6端为高阻状态，从而片选信号CE1-CE5在电阻排(4.4A)或(4.5A)的作用下为高电平。此时片选信号CE0由(4.2A)的OUT1端驱动为低电平，或由(4.2A)的OUT7端驱动为低电平(J1短接)，或由地址译码及控制器(2)输出的辅助片选信号ACE驱动为低电平(J2短接)，实现了BIOS程序所需的特定片选信号。
访问数据窗口时，T1、T2处于状态(0，0)，APD0信号驱动端为高阻状态，页地址锁存器(4.1A)的OE端为低电平，页地址信号PL0-PL7由页地址锁存器(4.1A)的O0-O7输出端驱动，实现了数据窗口所需的页地址信号。T1、T2的这种状态还使辅助片选信号ACE驱动端为高阻状态(J2短接时)，片选控制器(4.2A)的OE端为低电平，片选信号CE1-CE5由片选控制器(4.2A)的OUT2-OUT6输出端驱动，片选信号CE0由(4.2A)的OUT1输出驱动或OUT7输出端驱动(J1短接)，实现了数据窗口所需的片选信号。
图4表示实施例中分页及片选控制器(4)的另一种构造和原理访问程序空间时，T1、T2处于状态(1，0)，页地址锁存器(4.1B)的OE端为高电平，其输出端为高阻态，从而页地址信号PL0由APD0信号驱动，PL1-PL7由电阻排(4.3B)下拉至低电平，实现了BIOS程序所需的特定页地址信号。T1、T2的这种状态使(4.2B)的O0至O5端为高阻状态，从而片选信号CE1-CE5在电阻排(4.4B)或(4.5B)的作用下为高电平，片选信号CE0由辅助片选信号ACE驱动为低电平，实现了BIOS程序所需的特定片选信号。
访问数据窗口时，T1、T2处于状态(0，0)，APD0信号驱动端为高阻状态，页地址锁存器(4.1B)的OE端为低电平，页地址信号PL0-PL7由页地址锁存器(4.1B)的O0-O7输出端驱动，实现了数据窗口所需的页地址信号。T1、T2的这种状态还使辅助片选信号ACE驱动端为高阻状态，片选控制器(4.2B)的OE端为低电平，片选信号CE0-CE5由片选控制器(4.2B)的O0-O5输出端驱动，实现了数据窗口所需的片选信号。
图5表示实施例中分页及片选控制器(4)的第三种构造和原理访问程序空间时，T1、T2处于状态(1，0)，页地址锁存器(4.1C)和片选锁存器(4.2C)的OE端均为高电平，(4.1C)和(4.2C)的输出均为高阻态，从而页地址信号PL0由APD0信号驱动，页地址信号PL1-PL7由电阻排(4.3C)下拉至低电平，实现了BIOS程序所需的特定页地址信号。同时，(4.5C)的选择输入端A、B、C由电阻排(4.4C)下拉至低电平，使片选信号CE0为低电平，片选信号CE1至CE5为高电平，实现了BIOS程序所需的特定片选信号。
访问数据窗口时，T1、T2处于状态(0，0)，APD0信号驱动端为高阻状态，页地址锁存器(4.1C)的OE端为低电平，页地址信号PL0-PL7由页地址锁存器(4.1C)的O0-O7输出端驱动，实现了数据窗口所需的页地址信号。T1、T2的这种状态还使片选控制器中片选锁存器(4.2C)的OE端为低电平，(4.2C)的输出端O0-O2输出的片选数据经译码器(4.5C)产生片选信号CE0-CE5，实现了数据窗口所需的片选信号。
图5中，(4.2C)输出端O4-O7输出的页地址信号PL8-PL11可用于支持更多的存储体分页，(4.5C)输出端Y6、Y7输出的片选信号CE6、CE7使支持的存储器芯片数量达到8个。
图7表示实施例中分页及片选控制器(4)中页地址锁存器使用PLD型器件时的一种构造和原理访问程序空间时，T1、T2处于状态(1，0)，辅助页地址信号APD0接至页地址锁存器(4.1D)的IN7输入端。此时(4.1D)的OUT1至OUT6端为高阻状态，在下拉电阻(4.3D)的作用下，PL1-PL6为低电平，PL0信号由APD0信号通过(4.1D)的OUT0端进行驱动，或通过(4.1D)的OUT7端进行驱动(J短接)，实现了BIOS程序所需的特定页地址信号。
访问数据窗口时，T1、T2处于状态(0，0)，页地址锁存器(4.1D)的OE端为低电平，页地址信号PL1-PL6由(4.1D)的OUT1-OUT6输出端驱动，PL0由(4.1D)的OUT0输出端驱动或OUT7输出端驱动(J短接)，实现了数据窗口所需的页地址信号。
图8表示实施例中分页及片选控制器(4)中页地址锁存器使用PLD型器件时的另一种构造和原理访问程序空间时，T1、T2处于状态(1，0)，辅助地址信号AAD取自微机地址信号A12(参见图2)并接至页地址锁存器(4.1E)的IN9输入端。此时(4.1E)的OUT1至OUT6端为高阻状态，在下拉电阻(4.3E)的作用下，PL1-PL6为低电平，PL0信号由(4.1E)对T1、T2、AAD信号进行译码并通过(4.1E)的OUT0端进行驱动，或通过(4.1E)的OUT7端进行驱动(J短接)，实现了BIOS程序所需的特定页地址信号。
访问数据窗口时，T1、T2处于状态(0，0)，页地址锁存器(4.1E)的OE端为低电平，页地址信号PL1-PL6由(4.1E)的OUT1-OUT6输出端驱动，PL0由(4.1 E)的OUT0输出端驱动或OUT7输出端驱动(J短接)，实现了数据窗口所需的页地址信号。
图7图8所示的实施例，其片选信号的产生方式与图3或图4或图5所示实施例片选信号的产生方式相同。
本实用新型的重要应用是作为IBM PC系列、286、386、486兼容机系列的插卡使用。
防病毒软件，系统管理软件，扩展设备驱动软件可固化在微机BIOS扩展程序空间上，如将固态盘驱动程序固化在BIOS扩展程序空间上，则可形成固态盘方式的软件存储。
利用工具软件可以将磁盘扇区映像到存储器页式空间中，以这种映像方式形成EPROM烧写文件。对第一片EPROM(5.1)，BIOS扩展程序也合并到其烧写文件中。利用EPROM写入器对EPROM芯片进行数据写入，在卡上插好EPROM芯片即做好了EPROM型固态盘。对SRAM型盘，可利用工具软件进行初始化和盘拷贝形成SRAM固态盘。以这种方式，磁盘上的软件即被固化到软件存储卡上。
本实用新型可具有存储器芯片插座，从而存储器芯片的选择和安装可以在应用现场进行。
权利要求1.一种微机软件存储卡，具有以下基本组成部分地址译码及控制器(2)、分页及片选控制器(4)、存储体(5)，其特征是所述的地址译码及控制器(2)的输入端与微机总线(1)的高位地址(A11-A19)线、读写控制(MEMR、MEMW)线相连，与状态选择跳线器(JP1、JP2)相连，地址译码及控制器(2)的控制信号输出端包括地址译码信号(T1)端、锁存脉冲信号(IO1、IO2)端、辅助地址信号(APD0)端与分页及片选控制器(4)的控制信号输入端相连；所述的分页及片选控制器(4)的数据信号输入端与本卡数据总线(LD0-LD6)相连，其页地址信号(PL0-PL6)输出端与存储体(5)的高位地址总线(MA12-MA18)相连，其片选信号(CE0-CE5)输出端与存储体(5)的片选线(MCE0-MCE5)相连；存储体(5)由非易失性或SRAM类型的存储器组成，其低位地址总线(MA0-MA11)与微机总线(1)的低位地址(A0-A11)线相连；地址译码及控制器(2)具有本卡存储体读控制信号(RD)输出端并与存储体(5)的读控制总线(OE)相连，具有另一个地址译码信号(T2)或辅助片选信号(ACE)输出端并与分页及片选控制器(4)的控制信号输入端相连，可具有本卡存储体写控制信号(WR)输出端并与存储体(5)的写控制总线(WE)相连，可具有入出双向端子并与本卡数据总线(LD0)相连；分页及片选控制器(4)可具有控制信号输入端与另一个辅助地址信号(AAD)线相连，可具有数据输入端与另一条本卡数据总线(LD7)相连，可具有另一个页地址信号(PL7)输出端与存储体(5)的地址总线(MA19)相连。
2.根据权利要求1所述的软件存储卡，其特征是所述的地址译码及控制器(2)由地址译码器(2.1)和译码控制器(2.2)组成；地址译码器(2.1)译码控制器(2.2)均使用PLD型器件；其中地址译码器(2.1)的输入端接有状态选择跳线器(JP1)，译码控制器(2.2)的输入端接有状态选择跳线器(JP2)；地址译码器(2.1)具有两个地址译码信号(T1、T2)输出端并与译码控制器(2.2)的输入端(IN7、IN8)相接；译码控制器(2.2)的输入端接有微机总线读写控制信号(MEMR、MEMW)线，其输出端包括本卡存储器读写控制信号(RD、WR)、锁存脉冲信号(IO1、IO2)、辅助地址信号(APD0)输出端；地址译码器(2.1)输出端还可包括辅助片选信号(ACE)输出端；译码控制器(2.2)还可具有与本卡数据总线(LD0)相连的入出双向端子。
3.根据权利要求1所述的软件存储卡，其特征是所述的分页及片选控制器(4)由页地址锁存器(4.1A)片选控制器(4.2A)电阻排(4.3A)以及电阻排(4.4A)或(4.5A)所组成；页地址锁存器(4.1A)使用1片8位锁存器，片选控制器(4.2A)使用一片PLD型器件；分页及片选控制器(4)的辅助地址信号(APD0)输入端与一条页地址信号(PL0)线相接，其页地址信号(PL0-PL7)线接至电阻排(4.3A)，其片选信号(CE1-CE5)线接至电阻排(4.4A)或(4.5A)；片选控制器(4.2A)的输入端包括两个地址译码信号(T1、T2)或者辅助片选信号(ACE)输入端，或者片选控制器(4.2A)的一个片选输出信号(CE0)线与辅助片选信号(ACE)线相接。
4.根据权利要求1所述的软件存储卡，其特征是所述的分页及片选控制器(4)由页地址锁存器(4.1B)片选控制器(4.2B)电阻排(4.3B)电阻(4.6B)以及电阻排(4.4B)或(4.5B)所组成；页地址锁存器(4.1B)片选控制器(4.2B)均使用8位锁存器；分页及片选控制器(4)的辅助地址信号(APD0)输入端与一条页地址信号线(PL0)相接，其辅助片选信号(ACE)线与一条片选信号(CE0)线相接，其页地址信号(PL0-PL7)线接至电阻排(4.3B)，片选信号(CE1-CE5)线接至电阻排(4.4B)或(4.5B)；当存储体(5)包括SRAM型芯片并使用其片选信号端进行掉电保护时，片选控制器(4.2B)的输出允许(OE)端接有电阻(4.6B)，其它情况下电阻(4.6B)可不使用。
5.根据权利要求1所述的软件存储卡，其特征是所述的分页及片选控制器(4)由页地址锁存器(4.1C)电阻排(4.3C)和片选控制器组成，片选控制器由锁存器(4.2C)译码器(4.5C)电阻排(4.4C)组成；锁存器(4.1C，4.2C)均使用8位锁存器；分页及片选控制器(4)的辅助地址信号(APD0)输入端与一条页地址信号(PL0)线相接，页地址信号(PL0-PL7)线接至电阻排(4.3C)；译码器输入端(A、B、C)接至电阻排(4.4C)，译码器高电平允许(E3)端接掉电指示信号(CSP)线或电源电压VCC。
6.根据权利要求1所述的软件存储卡，其特征是所述的分页及片选控制器(4)中，页地址锁存器(4.1D)使用一片PLD型器件；地址译码及控制器(2)输出的辅助页地址信号(APD0)线与页地址锁存器(4.1D)的一个输入端相接；页地址锁存器(4.1D)的页地址信号(PL0-PL6)输出端接有电阻排(4.3D)。
7.根据权利要求1所述的软件存储卡，其特征是所述的分页及片选控制器(4)中，页地址锁存器(4.1E)使用一片PLD型器件；地址译码及控制器(2)输出的两个地址译码信号(T1、T2)与页地址锁存器(4.1E)的输入端相接，(4.1E)的输入端还接有辅助地址信号(AAD)线，页地址锁存器(4.1E)的页地址信号(PL0-PL6)输出端接有电阻排(4.3E)。
8.根据权利要求1所述的软件存储卡，其特征是全部硬件是一块微机插卡；所述的软件存储体(5)可具有可以现场安装存储体芯片的插座。
专利摘要本实用新型是一种微机软件存储卡,涉及微机总线接口技术和软件的固化及存储技术;可以固化微机BIOS扩展程序,提供大容量的页式存储空间;可以形成微机固态盘卡,固化各种微机系统软件和应用软件。其基本组成部分包括地址译码及控制器、分页及片选控制器、存储体。本实用新型结构紧凑、扩展性好、适用性强、容量大、可靠性高、价格低、功能全、具有实用价值,广泛应用于各种嵌入式微机控制系统和各种使用固化软件的专用微机。
文档编号G06F3/06GK2282224SQ9621544
公开日1998年5月20日 申请日期1996年7月19日 优先权日1996年7月19日
发明者沈江林 申请人:沈江林