一种多路传输数据总线的开发仿真系统的制作方法

文档序号:6412610阅读:211来源:国知局
专利名称:一种多路传输数据总线的开发仿真系统的制作方法
技术领域
本发明涉及一种1553B总线开发仿真系统,该系统是一种应用于航空、航天领域中采用1553B总线的设备或系统的开发调试的仿真系统,可根据用户需要输入仿真1553B总线上的总线控制器、总线监视器、远置终端,并对总线通讯的结果进行分析和显示。
MIL-STD-1553B总线是美国空军电子子系统联网的标准总线,是一种中央集权式的串行总线,总线组成包括一个总线控制器,负责总线调度、管理,是总线通讯的发起者和组织者;若干(最多不超过31个)远置终端,另外还可以有一种设备即总线监视器,用于监视总线的运行。该总线采用指令应答方式实现系统通讯,采用冗余通道和奇校验以及相应的错误处理来提高系统通汛的可靠性。1553B是总线接口规律和信号特性的标准,它在物理层上对硬件部件所产生的电信号特性作了严格的规定,在数据链路层和网络层对错误监测的方法和指令响应的格式也作了严格的定义。由于1553B总线具有极高的可靠性,因而在航空、航天、军事等领域的电子联网系统中得到广泛应用。
由于1553B总线的结构特点,总线上三种设备即总线控制器、总线监视器和远置终端的任何一种设备的开发研制都需要别的设备的仿真设备的支持。该仿真设备可对总线通讯的全过程进行全面监视,对通讯的过程和结果可以显示,并可对通讯的结果和状态进行初步的分析和统计,为系统故障定位提供分析的设备、方法和依据。在国外,已有类似的设备,但其结构复杂,操作困难,加之造价昂贵,难以在我国推广使用。我国引进1553B技术已多年,但由于仿真开发设备是个空白,使得该技术的应用一直受到限制,无法大面积推广。如《航空电子综合化》(北京航空航天大学出版社,1990年10月第一版)中关于1553B总线的论述。
本发明的目的就是提供一个结构简单、操作方便、造价低廉的一种多路传输数据总线的开发仿真系统。
本发明的1553B总线开发仿真系统包括微机和内置1553B总线仿真卡以及与之相配套的软件。其中内置1553B总线仿真卡包括通讯管理器,1553B通讯协议处理器,程序存储器,数据存储器,数据交换缓冲器。其中数据交换缓冲器,通讯管理器,1553B通讯协议处理器,程序存储器,及数据存储器通过仿真卡上内部总线(包括数据总线,地址总线和控制总线)相互连接,1553B通讯协议处理器通过两个耦合变压器分别同外部二余度双总线结构的总线A和总线B相连,数据交换缓冲器的另一口的地址总线、数据总线与微机的地址总线、数据总线(插槽)相连接,使得内置1553B总线仿真卡与微机连通。
本发明的1553B总线开发仿真系统的功能是这样实现的,首先通过微机软件界面完成各种初始设置的输入,然后,初始化参数由微机经数据交换缓冲器加载到内置1553B总线仿真卡的通讯管理器上,通讯管理器完成对初始化参数的分析和对总线通讯的初始化,根据初始化参数不同,通讯管理器通知1553B通讯协议处理器通过耦合变压器同外部1553B总线连接,分别完成总线控制器,总线监视器和远置终端三种不同工作模式下的总线通讯,并实时地将总线通讯的状态统计、总线通讯的过程和结果存入数据存储器,通讯结束后,通讯管理器通过数据交换缓冲器将数据存储器上的数据上传到微机。在微机上,用户能对其输入设定和通讯结果进行存盘和打印,以便于存档和日后的查询。
本发明为所有采用1553B总线的设备及系统的开发、调试和系统联试提供了有力的支持,能根据用户的输入设定仿真设备的仿真状态,仿真不同的1553B总线设备,能监视并显示总线通讯的全过程,并对总线通讯的状态进行初步的统计,为故障定位的提供手段,能对用户的输入设定和通讯结果进行存盘和打印,以便于存档和日后的查询。由于本发明采用微机内置仿真卡的结构,由微机完成人机交互界面,内置仿真卡完成总线管理,这种双CPU分工合作的结构,大大提高了系统的实时性,简化了系统结构。数据交换缓冲器采用双口RAM直接映射到两个CPU的内存区域,使双机通讯得以实时快速的完成,从而使得微机得以实时显示总线的通讯状态,操作更为简便。


图1为本发明的总体方案。
附图2为本发明的原理框图。
附图3为本发明的硬件结构图。
附图4为本发明的微机软件框图。
附图5为本发明的固化于内置仿真卡上的软件框图。
下面结合附图对本发明作进一步说明。
参照附图1,本发明的1553B总线开发仿真系统包括微机和内置1553B总线仿真卡以及与之相配套的软件,在本发明中,主要通过数据交换缓冲器双口RAM来完成微机与内置仿真卡之间的通讯。
参照附图2,本发明中内置1553B总线仿真卡包括通讯管理器CPU(80C186),1553B通讯协议处理器(BU-61580),程序存储器(EPROM),数据存储器(SRAM),数据交换缓冲器双口RAM(7130)。其中数据交换缓冲器,通讯管理器,1553B通讯协议处理器,程序存储器,及数据存储器通过仿真卡上内部总线(包括数据总线,地址总线和控制总线)相互连接,1553B通讯协议处理器通过两个耦合变压器分别同外部二余度双总线结构的总线A和总线B相连,数据交换缓冲器的另一口的地址总线、数据总线与微机的地址总线、数据总线(插槽)相连接,使得内置1553B总线仿真卡与微机连通。
附图3给出了本发明的硬件结构图。其中通讯管理器是英特公司的intel 80180C186 CPU,1553B通讯协议处理器为DDC公司的BU-61580总线协议处理器。程序存储器为两片EPROM27C512,仿真卡上的软件固化在其中,数据存储器为两片静态RAM,共512Kbyte,数据交换缓冲器为双口RAM,采用美国IDT公司的7130芯片,与微机的通讯是通过双口RAM 7130芯片与PC机总线(插槽)相连接,仿真卡采用16MHz的系统时钟。80C186CPU是仿真卡的核心,负责通过双口RAM接收初始化参数,分析初始化参数,完成总线通讯初化,监视总线通讯,实时统计并通过双口RAM上传总线通讯状态,将总线通讯结果存入数据存储器静态RAM,在通讯结束时通过双口RAM上传通讯结果。
总线通讯是靠智能化的总线协议处理器61580实现的,该芯片根据初始化参数的不同,可分别工作在总线控制器,总线监视器和远置终端三种不同的工作模式,自动完成总线通讯,并在通讯的每个消息结束时发出中断服务请求,80C186CPU根据中断服务请求对通讯结果进行统计和存储。仿真卡采用变压器(Transformer)藕合方式,61580芯片通过变压器同外部总线相连,外总线为二余度双总线结构。
此外本发明中还包括一些辅助性芯片,如186地址总线锁存器ADDRESS LATCH,186数据总线驱动DRIVER,地址译码器ADDRESS DECODER,看门狗电路WATCH DOG,远置终端地址锁存RT ADDRESS LATCH,微机地址总线译码PC ADDRESSDECODER,微机地址译码PC ADDRESS DECODE,双口在微机中映射地址的译码比较器DATA COMP,微机对双口RAM在微机中映射地址的回读寄存器DADALATCH。
本发明的软件分为两大部分,即微机人机交互式初始化输入和结果查看界面软件,见附图4;和内置仿真卡上的固化于EPROM上的总线通讯组织、调度、存储和统计软件,见附图5。
微机软件为下拉菜单式人机交互界面软件,软件框图见附图4,软件工作过程如下
微机软件由用户启动,启动后自动完成系统缺省设置,该使该系统的所有参数均处于合理的状态,所有预设状态均可在SETUP菜单中给于重新设定。然后软件进入等待状态,等待用户输入。
用户输入通过下拉菜单选择,可对总线上运行的消息。每个消息的运行时间的设定、总线周期(帧)内所运行的消息、总线控制器状态屏敝位、总线运行消息的数据(包括普通消息和方式命令消息)、远置终端的状态位、发送子地址的发送数据、方式命令的数据字、总线监视器监视消息的类型、无响应时间、消息合法性分别进行设置;可对用户输入的初始化参数存盘,对以前存盘的初始化参数读盘加载。
用户输入完成后通过下拉菜单选择系统的仿真运行状态,可选的运行状态包括总线控制器、总线监视器和远置终端,并向仿真卡加载初始化参数,接收仿真卡实时通讯状态统计的结果,并实时显示,接收仿真卡上传的通讯结果,对通讯结果进行显示,存盘,打印,查询等处理。
仿真卡软件为EPROM固化的嵌入式软件,软件功能结构图见附图5,仿真卡软件运行过程如下加电之后,等待接收初始化参数,分析初始化参数,根据初始化参数确定仿真卡的仿真状态,仿真状态可以是总线控制器、总线监视器和远置终端三者之一,完成总线通讯初始化,对总线的通讯状况进行实时统计,通讯结果实时存储,同时上传通讯状况统计结果,通讯结束后,将存储的通讯结果上传,而后进入初始等待状态。
权利要求
1.一种1553B总线开发仿真系统,包括微机和内置1553B总线仿真卡以及与之相配套的软件,其特征在于(1)其中内置1553B总线仿真卡包括通讯管理器,1553B通讯协议处理器,程序存储器,数据存储器,数据交换缓冲器;其中其中数据交换缓冲器,通讯管理器,1553B通讯协议处理器,程序存储器,及数据存储器通过仿真卡上内部总线(包括数据总线,地址总线和控制总线)相互连接,1553B通讯协议处理器通过两个耦合变压器分别同外部二余度双总线结构的总线A和总线B相连,数据交换缓冲器的另一口的地址总线、数据总线与微机的地址总线、数据总线(插槽)相连接,使得内置1553B总线仿真卡与微机连通;(2)首先通过微机软件界面完成各种初始设置的输入,然后,初始化参数由微机经数据交换缓冲器加载到内置1553B总线仿真卡的通讯管理器上,通讯管理器完成对初始化参数的分析和对总线通讯的初始化,根据初始化参数不同,通讯管理器通知1553B通讯协议处理器通过耦合变压器同外部1553B总线连接,分别完成总线控制器,总线监视器和远置终端三种不同工作模式下的总线通讯,并实时地将总线通讯的状态统计、总线通讯的过程和结果存入数据存储器,通讯结束后,通讯管理器通过数据交换缓冲器将数据存储器上的数据上传到微机,在微机上,用户能对其输入设定和通讯结果进行存盘和打印,以便于存档和日后的查询。
2.如权利要求1所述的1553B总线开发仿真系统,其中的微机采用IBM兼容机,内置1553B仿真卡置于该微机中,通过把数据缓冲器分别直接映射到微机内存和仿真卡内存区域的方法,通过微机插槽总线和仿真卡上的数据缓冲器完成双机通讯,由微机完成人机交互界面,由内置仿真卡完成总线通讯的组织,结果的统计与存贮。
3.如权利要求1所述的1553B总线开发仿真系统,其中通讯管理器完成1553B通讯初始化参数的接收和分析,完成通讯初始化,并对通讯结果进行统计和存储,采用1553B通讯协议处理器实现1553B总线的通讯协议,完成总线通讯。
4.如权利要求1或2所述的1553B总线开发仿真系统,其特征在于其中数据交换缓冲器为双口RAM。
5.如权利要求4所述的1553B总线开发仿真系统,其特征在于其中数据交换缓冲器双口RAM为IDT-7310。
6.如权利要求1所述的1553B总线开发仿真系统,其特征在于其中的通讯管理器为Intel 80c186CPU。
7.如权利要求1所述的1553B总线开发仿真系统,其特征在于其中的1553B通讯协议处理器为BU-61580总线协议处理器。
8.如权利要求1所述的1553B总线开发仿真系统,其特征在于其中的程序存储器为EPROM,仿真卡上的软件固化于其中。
9.如权利要求1所述的1553B总线开发仿真系统,其特征在于其中的数据存储器为两片静态RAM。
全文摘要
本发明提供一种1553B总线的开发仿真系统,采用IBM兼容机内置1553B仿真卡的结构,其中内置1553B总线仿真卡包括通讯管理CPU,1553B通讯协议处理器,程序存储器,数据存储器,数据交换缓冲器双口RAM,本发明可仿真1553B总线上的总线控制器,总线监视器和远置终端,可对系统的仿真数据和运行状态进行预设定,对总线通讯的过程和结果进行实时分析统计和存储显示,并可对总线通讯的过程和结果进行显示、存盘和打印。
文档编号G06F17/00GK1221920SQ9712578
公开日1999年7月7日 申请日期1997年12月30日 优先权日1997年12月30日
发明者陈小敏, 汪大星, 吕良庆, 安军社 申请人:中国科学院空间科学与应用研究中心
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1