专利名称：计算机系统中对功能卡实现无破坏性带电插入和拔出的方法和系统的制作方法
技术领域：
本发明涉及在系统通电状态下必须在其中插入或拔出插件的计算机系统。本发明尤其涉及一种在不需要对系统断电下替换或添加这种插件的方法和系统，从而避免了由于热插入造成的计算机系统的系统总线上的信号扰动。
技术上周知各种用于把诸如外围部件接口或控制电路的电子电路迅速地和计算机总线互连的设备和方法。为了使插入数字总线的冲击为最小，常规过程必须停止或禁止总线，以便新部件不会干扰总线上的数据流，从而要采用通常带有稳压器的特殊控制电路。通过边缘连接器实现对总线、供电以及数据传输的电路互连。边缘连接器安装在印刷电路板上，后者插入到相应的接受器中以和总线连接。印制板的插入建立了边缘连接器和对应的总线接受器之间的电接触，从而在一次操作下既对板上的电子器件供电又使板和总线互连。对于热插入，互连的常用方法是至少增加边缘连接器上接地接触的长度，从而在对用于供电和传输数据信号的其它触点电连接之前可实现接地触点。
从美国4,835,737号专利知道另一种对由总线互连的电路模块的插入和拔出的控制概念。依据该资料的教导，在正把某模块插入到和该总线连接的连接器中期间，禁止该总线的运行，并且在插入该模块之后重新激活该总线。当要把模块插入到相关的连接器中时，操作模块上的一个开关以便经过该相关连接器向某控制电路提供禁止信号，该控制电路禁止该总线的运行。一旦把该模块全部插入到该相关连接器后，把该开关操作成第二状态，在该状态下对该控制电路恢复激活禁止信号。从而，该控制电路重新允许该总线执行常规操作。但是，在插入阶段期间总线的静止具有严重的缺点，因为在静止中断期间不存在管理外围设备或输入/输出(I/O)部件的适当方式。
在美国专利号5,310,998“在向/从计算机插入/拔出IC卡期间把总线置成保持状态的方法和系统”(转让给东芝公司)，该专利尤其涉及要在计算机的运行期间插入/拔出主IC卡的便携式计算机。在这种计算机系统中，当从IC卡座上拔出某IC卡时，通常必须打开一个门。通过检测门的打开从检测电路向总线控制器输出检测信号。一旦接收到这种检测信号，从该总线控制器向中央处理单元(CPU)输出保持请求信号。响应该保持请求信号，在完成要执行的计算机处理后从CPU向总线控制器输出保持确认信号。接收该保持确认信号后从总线控制器输出禁止某缓冲器的缓冲器控制信号，从而中断来自CPU的存取信号，以保持总线。作为该方法的一个缺点，其缺乏避免会对系统造成负面影响的这些信号对总线的干扰的措施以及允许进一步在带电插入过程期间管理外设的措施。除此之外，该方法不能广泛地应用于其它带电插入系统。例如，它规定利用门的打开或关上指示对系统的带电插入的进行。它要求采用一个缓冲器，以在出现带电插入下把CPU和总线隔离开。
在标题为“用于卡热插入的检测和控制的方法”的IBM技术公开简报Vol.35，No.5，1992年10月，391-394页中公开了另一种机制，为使系统抗系统失灵该机制提供静止系统总线的能力。该建议的方法用于控制可能作为卡热插入的结果而出现的系统总线信号扰动。每个卡上的接受器电路检测何时插上了卡并静止系统总线。当卡完整插入、加电或者准备好用于系统总线操作时，允许系统总线运行。当经过某业务总线检测出拔出卡时，系统总线可再次被静止。
从IBM技术公开简报卷29第7期，1986年12月，2877页，公开一种用于在不干扰终端操作下允许把数据盒式磁带热插入到正在运行的终端中的电路。该电路中包括其它电路，用于把盒式磁带连接器和逻辑上与它相连的地址、数据、控制总线隔离开。在盒式磁带连接器和这些总线之间设置缓冲电路，以避免总线噪声。在由直接提供给微处理器的中断信号表明盒式磁带的存在之前，该缓冲电路保持为高阻抗。
标题为“用于无干扰总线的带电插入的预充电”并转让给IBM公司的美国5,432,916号专利进一步公开一种改进的可热插入电路。该参考文献说明把电路热插入到现用系统中诸如数字总线或模拟总线的独立静态信号网络中。所提出的发明概念是增添一个预处理网络，以便通过在插入前部分预充电该电路的寄生输入电容对该要热插入的电路预处理。对寄生输入电容的预充电用来使现用系统上的电瞬变作用为最小。依据该方法，对每个可插入件预充电；而总线本身不受到预处理。
当把诸如印刷电路板的电路插入到带电的模拟或数字系统的信号网络中时，该现用系统的信号电压可能是高电平、低电平或者在这二种状态之间转换。不可能知道在现用系统中会遇到的确切电压电平。从而把印刷电路板连接到模拟或数字总线时会在系统信号位于上述任一种状态下发生。
在转让给富士通有限公司的标题为“热线状态下的基片插入和拔出”的日本专利申请JP 512 7777号公开一种更专用的方法，用于防止在计算机系统的热线状态下插入或拔出总线连接基片即插件时总线线路上产生的扰动。这种基片装有第一连接器和第二连接器。通过第一连接器该基片和CPU的总线以及电源连接，其中第二连接器用于连接该基片和某电源。此外还设置一个开关和一个中断启动电路，当在热线状态下插入或拔出该基片时操作该开关，而当操作该开关时中断启动电路启动对CPU的中断。并且设置第一和第二连接/拆下检测电路，当连接第一连接器时该第一检测电路生成第一连接器连接/拆下信号；当连接第二连接器时该第二检测电路生成第二连接器连接/拆下信号。具体地设置一个总线驱动器控制电路，该电路借助上述各连接器信号把总线驱动器保持在高阻抗。此外，还设置一个写寄存器，它保持在热线状态下CPU对插入或拔出的许可，并且生成插入/拔出许可信号。当CPU发出热线状态下的插入或拔出许可时，总线访问被停止。从而该专利的要点还依赖于保持总线、停止总线以及在带电插入期间把总线置成高阻抗。但是其缺少抗寄生干扰的措施。利用开关中断CPU的操作类似于上述美国5,310,998号专利利用一个门的操作。
在转让给NEC公司的标题为“接口插件”的日本专利申请号JP 2094271公开另一种把总线置成高电平的方法。为了阻止总线上的负面作用，该专利具体建议采用具有二种长度的连接器管脚，并且把总线输出设置成开路高电平。接口插件(IP)的上部管脚和下部管脚为长管脚，而中间的管脚为短管脚。把长管脚中的一个专用管脚分配为电源端子，当插入IP时该管脚首先处于接触状态，而当拆下IP时它最后脱离。长管脚适用于断电检测集成电路(IC)和缓冲器IC。当插入IP时，一旦该端子和IP接触，检测IC立即运行，并且缓冲器IC的输出被置为开路高电平。从而该发明允许总线在带电插入进行过程中浮动为开路高电平。与美国5,310,998号专利中的门或与JP 512 7777中的开关相比，带电插入期间的顺序是用不同的交错管脚长度控制的。但是，交错的管脚长度排序不是本发明的议题。
本发明的一个目的是提供一种允许在不必对基础计算机系统断电的条件下替换或增添插件的方法和系统。
本发明的另一个目的是提供一种基本上和基础总线系统无关的带电插入方法和系统，从而允许相应地增添带电插入能力，并且对未被设计成支持带电插入能力的系统总线实现插件的带电插入。
本发明的再一个目的是提供一种避免由于插件上的未充电电容造成的计算机系统的系统总线扰动的方法和系统。
根据本发明的一个方面，通过把在总线上传送的控制信号驱动为有效信号电平或者通过把“下电平(down level)”有效控制信号驱动为接地地电平的低信号电平，提供一种在插件的带电插入/拔出期间控制系统总线的状态。由此，系统总线变成是抗信号扰动的，从而允许在不对系统造成负面影响，例如系统复位或危害数据完整性情况下带电插入或拔出插件。
根据本方面的另一个方面，创造总线伪操作即空操作(NOOP)，从而不负面地影响常规的系统功能。术语“总线伪操作”定义在把控制信号的所需子集驱动为有效下电平后的总线的结果状态。
此外，本发明提供一种在其中实现上述方法概念的信息处理系统，并且提供一种为实现插件的带电插入/拔出可和计算机系统连接的带电插入工具。
依据本发明的带电插入能力允许不必要对系统断电下替换或增添插件。由于允许在维护、变更或硬件更新期间连续运行，这进而提高了系统的连续可使用特性。要强调的是，即使在卡带电插入或拔出期间系统总线被静止，总线信号完整性的破坏以及可能的负面作用仍是被关心的事。这是由于引入卡上某信号的未充电电容表示对应的系统总线信号的瞬时短路接地。
此外，和现有技术相比，本发明具有下述优点。首先它为未明显设计成支持功能卡带电插入和拔出的系统总线或标准总线系统(体系结构)实现不带有灾难性扰动的带电插入并且同时保持信号完整性，这些系统总线或标准总线系统例如是IBM微通道，IBM GHNBA适配总线(GAB)，这是一种为类属高带宽体系结构(GHBA)定义的并用于连接GHBA适配器的总线体系结构，它是由IBM为快速包交换开发的；外围部件互连(PCI)总线标准；特别VME/VME 64(Versa Module Eurocard)系统总线标准；以及亦可应用本发明的ISA和EISA总线技术规格。这样，由于可按增添的方式实现带电插入能力，它基本上和基础系统总线的特性无关，从而它可以通过上面提及的一种独立工具实现。此外，它不需要为使各插件成为可插入的而对插件的系统总线接口进行逻辑改变。而且该解决办法可应用于标准的和广泛使用的总线上，且其中不要求大量的再设计。从而，所提出的解决办法是和基础系统中运行的软件无关的，因为必需的硬件和其它总线主控器运行相同，即，除了配置改变外不需要别的软件改变。下面参照详细说明讨论本发明超过现有技术的其它优点。
附图简要说明
图1示意说明对静止在高态的总线信号的影响，并且其中由于接入动态插入的功能卡所呈现的未充电电容负载而造成该信号的带电插入扰动；图2是一个框图，描述依据本发明的一种优选实施例的信息处理系统部件；图3是一个流程图，说明向/从总线系统插入功能卡的一种优选过程；图4示意说明用于指示功能卡的插入/拔出过程的机构检测器零件；图5是图2中所示的系统总线控制器(SBC)和带电插入总线控制器(LIBC)的更详细框图；以及图6至图9是相对于应用本发明的不同环境下的说明示例性的总线协议的时序图，其中分别通过微通道接口、GAB接口、PCI接口以及VME总线接口体系结构实现功能卡的带电插入。
优选实施例的详细说明在参照各附图下现详细说明本发明一种实施例。
图1中所描述的示意图的上部示出一个典型的情况，其中总线信号10静止在高于信号接地电平12的高电平状态11。所示出的对接地电平的信号扰动13是因把某插件插入到静止的系统总线上造成的。请注意，即使在卡带电插入和/或拔出期间系统总线可能是“静止的”，仍要关心总线信号完整性的恶化以及对计算机系统的可能负面影响。
在该图的下部，显示系统总线20，其中二个部件21、22已经通过线路23、24和该总线连接，并且另一个部件25将要和该总线连接。所有这些部件包括驱动信号线(DRV)、接收信号线(RCV)以及其上的未充电的接地电容负载(CLx，CLy，CLz)。所引入的这种未充电电容或电流穴(current sink)代表对应的系统总线信号对地瞬时短路。若把部件25插入到系统的连接器中并且再和系统总线连接，该插入引起高电平的静止系统总线信号上的假转换。这种信号扰动是用图1的上部示意说明的。
值得注意的是，带电插入不使低电平或地电平信号(即用于大多数周知的系统总线的关链控制信号是“下电平”有效的)造成任何假转换。这意味着关键控制信号必须为更加负的电平即接近信号地电平，以便控制总线操作。
图2表示本发明的优选实施例的基本组件，其中上述功能是作为独立的带电插入总线控制器(LIBC)30和现有系统总线控制器(SBC)33实现的，LIBC30具有对信息处理系统的系统总线32的接口31。虽然在该实施例中把LIBC功能表示成一个独立的单元，也可设想把它集成到SBC中。在图2中描述的实施例中代表功能卡(FC)的四个插件34-37连接到或可连接到系统总线上。
在任何情况下，在SBC33和LIBC30的操作之间必须存在某种程度的协调，如由它们之间的接口38所指示。如后面更详细地讨论那样，这种协调例如涉及功能卡插入/拔出期间的系统总线超时暂停和监视操作。根据本实施例，该接口尤其用于二个方面例如通过常规系统仲裁机制获得对系统总线的访问，以及，暂停用于带电插入/拔出期间的系统总线超时/监视操作或者遏制任何可由超时造成的出错报告和恢复行为。
在该优选实施例中，带电插入总线控制器(LIBC)30只连接到信号破坏所涉及的关键系统总线控制信号，即这些信号中的某子集并且尤其是下电平有效控制信号的某子集，它们决定要执行那些伪系统总线操作。
图3中的流程图表示向总线系统插入和从总线系统拔出功能卡的优选程序步骤。当由和正在带电插入或拔出过程中的功能卡(FC)相关联的带电插入机制通知(框40)后，LIBC 30通过它和系统总线控制器(SBC)的接口获得对系统总线的访问(框41)。在LIBC已获得系统总线访问并且接管对系统总线的控制后，LIBC把控制信号中的系统总线集的某子集驱动为抗插入/拔出信号扰动的状态(框42)，在本实施例中该状态是地电平。并行地，LIBC暂停当前由SBC执行的运行超时及监视操作。当LIBC得知完成插入过程(框44)后，SBC重新获得对系统总线的控制(框45)。在拔出FC的情况下执行相同的程序步骤。根据更详细地示出SBC-LIBC接口的图5，这些程序步骤的其它方面变为清楚。
从而需要一种定义并且控制LIBC变为系统总线的主人的开始时间和结束时间。如已提到的那样，LIBC必须从FC或者从和FC关联的机构接收指示带电插入FC的状态的信号。对此，请参照二份现有技术的前面已提到的资料，即JP 2094 271和USP 4,835,737，这二份资料全部由本文作为对比文献参照。这些已知的技术在用于对FC和系统总线间进行电连接的目标FC连接器中设置长度长短交错的接触管脚。FC要被插入或者要被全部拔出的时刻可以由长接触管脚或等效装置指示。对应地，何时全部插入或者要拔出FC可以由短接触管脚或其等同物指示。
在本发明的该优选实施例中，除了用于和系统总线连接的管脚52外，还提供附加的接触管脚50、51，接触管脚50、51指示FC的内部总线和系统总线互连之前的FC 53的插入。这是参照图4示意说明的。插入的开始是用长管脚50检测的，而插入过程的结束是由短管脚51指示的。在拔出FC的情况下，这二个管脚的功能性相反。其它的技术包括插入操作前启动的机械开关、卡感测机构或者这些技术的组合。最低要求是，在接触或断开卡管脚之前足够的启动LIBC获得系统总线的时间，以及在卡已被适当地固定或者全部从系统移出后对何时可结束这些操作的指示。请注意，这种定时要求通常是和功能卡带电插入相关的机械速度的函数。
图5是依据本发明的系统总线控制器(SBC)60和带电插入总线控制器(LIBC)61的更详细框图。该图示出该实施例中用于SBC60、LIBC61和功能卡62的控制逻辑的细节。这些逻辑组件是在系统总线63上以及SBC和LIBC之间的双向接口65上互连的。在LIBC中，上拉电阻‘R1’和‘R2’分别把信号‘启动’66和‘结束’67保持在高(H)态下，直至通过把它们经对系统或从系统正在带电插入或拔出的功能卡62的对应长管脚(LP)69或短管脚(SP)70连接到‘系统逻辑接地’68而被拉到低(L)态为止。请注意，启动/结束功能具有替代的实现方式。若在长管脚上提供功能卡可使用的电压，可实现一个在启动状态下下降(或上升)和在结束状态下上升(或下降)的信号。
译码逻辑电路81按如下对启动状态和结束状态译码
当启动/结束译码状态指示正在插入或拔出功能卡时，LIBC的关键信号控制逻辑电路74激活对SBC的仲裁控制逻辑电路72的‘总线请求’71。当总线仲裁控制逻辑72用‘总线授与’73应答‘总线请求’71以指示LIBC61可接管对总线63的控制时，总线关键信号控制逻辑电路74确定‘总线关键’信号的状态(若需要，根据特定总线的技术要求)并且激活‘LIBC中断’或‘LIBC请求’信号75。‘LIBC中断/请求’信号75向SBC系统中断和请求控制逻辑电路76表明在LIBC 61接管对总线63的控制期间应暂停任何超时或监视功能。此外，LIBC中断/请求信号75使若干和总线逻辑信号控制逻辑电路74连接的总线驱动(Bus Drv)电路77、78被驱动为地电平或信号低电平。这些总线驱动电路77、78和实现特定系统总线所规定的总线驱动电路相同(例如，TTL三态、TTL集电极开路、PCI总线驱动器等)。从而在把功能卡62连接到各总线信号上者或从各总线信号上断开功能卡62之前，‘总线关键’信号位于地电平或信号低电平状态。功能卡总线逻辑电路79报告通过中间长度(MP)管脚80和系统总线63的连接，在卡插入期间该中间长度管脚80在长管脚(LP)69之后连接，而在卡拔出期间其在短管脚(SP)70之后连接。
当启动/结束译码逻辑电路81指示已完成卡62的热插入或热拔出时(即指示“有卡或没有卡”而不是指示“正在插入/拔出卡”)，总线关键信号控制逻辑电路74然后使其‘中断请求’不活动，这使‘总线关键’信号返回到不活动状态，并且还使其‘总线请求’去激活。
SBC 60典型地实施监视功能，以检测系统总线被某特定部件拖延或垄断的情况。在超时的情况下，普通的监视实施生成‘系统复位’信号或‘机器检查复位’信号。由于热插入FC的时间是由插入或拔出的机械时间确定的，并且由于这可以是相对长的时间，可能必须为某些SBC在热插入过程期间禁止监视定时器。
本发明的另一个特别的特性是只把关键控制信号驱动为某有效的或下电平以使系统总线是抗插件的带电插入造成的扰动的，这些关键控制信号即下电平有效信号并且从而易于受到因插入该插件对总线系统引入的未充电信号线电容的影响(与地短路)。要强调的是，用于不同总线体系结构的关键控制信号也是相当不同的。对于七种总线体系结构控制信号请参照图6-9以及后面的说明。
微通道总线环境在功能卡插入或拔出期间，对系统总线的控制转交给LIBC。当FC全部插入到系统中或者全部从系统中拔出后，控制交回SBC。本质上，LIBC类似于具有在带电插入期间允许其控制总线并且确保系统完整性的能力的特殊总线主控器。尤其，该特殊总线主控器的功能允许把本发明应用到那些未设计带电插入的总线增添这种能力。
图6表示在带电插入阶段LIBC伪操作期间用于微通道的关键控制信号的时序。在该体系结构环境下，关键控制信号是-ADL (-地址译码锁存)由控制总线主控器驱动的该信号是按常规方式提供给总线从设备，以在微通道总线上锁存地址译码和状态位组。-REFRESH 该信号由系统逻辑电路驱动并用来指示正在进行存储器刷新操作。不需要进行刷新操作的存储器从设备不需要接收该信号。-CMD (-命令)该信号由控制总线主控器驱动并用于定义数据总线上的数据何时有效。该信号后沿表示总线周期的结束。该信号指示总线从设备多长的数据是有效的。在写周期内，只要-CMD是现用的数据就是有效的。在读周期内，在-CMD的前沿之后后沿之前数据是有效的，并且在-CMD变为无效之前，数据保持在总线上。利用-CMD的前沿，从设备可锁存地址和状态信息。-SO，-SI (-状态0，-状态1)这些状态信号由控制总线主控器驱动以指示数据传输周期的开始并且还定义数据传输的类型。当和M/-IO(存储器/-输入输出)一起使用时，存储器读或写周期不同于I/O读或写周期。这些信号可以由总线从设备根据需要利用-CMD的前沿或利用-ADL的前沿锁存。ARB/-GNT (仲裁/-授与)只有中央仲裁控制点驱动该信号。ARB/-GNT的负到正跃迁启动仲裁周期。当在ARB状态下时，该信号表示仲裁周期正在进行中。当在-GNT状态下时，该信号表示中央仲裁控制点对仲裁参与方的确认并且指示DMA(直接存储器存取)控制器通道所有权已被授出。
在传输结尾后由中央仲裁控制点把信号驱动为ARB状态。请注意，中央仲裁控制点通常是在SBC中实现的。
当LIBC从目标FC接收它要被插入的指示信号时，LIBC通过总线仲裁信号“ARB/-GNT”获得对系统总线的控制。此刻LIBC开始把“ARB/-GNT”信号驱向逻辑零电平。用“∥”标记的时间间隔表示该变量机械地确定FC对/从系统总线带电插入/拔出进程的时间。根据参照“IBM个人系统/2硬件接口技术资料-体系结构”中“微通道体系结构”章得到的IBM微通道总线协议，在一个周期延迟下“-REFRESH”、“-SO”以及“-Sl”命令信号被驱动为逻辑零电平。对于“-ADL”和“-CMD”信号这也是有效的。当所有的关键总线命令信号被驱动为地电平时，微通道变成抗带电插入扰动的。要强调的是，取决于特定的基础总线系统，以特定顺序把需要的信号驱动为有效然后释放成无效。
在第一关键命令信号回到起始点电平之前，抗扰动时间延续。在本环境下，第一信号是“-ADL”命令，该命令结束抗扰动时间间隔，并且出于前面提到的原因，插入/拔出过程必须在该时刻完成。在LIBC释放总线之前把“-ADL”信号驱动为高电平的实情是由微通道总线的体系结构定义要求的。此后，微通道的“抵抗”阶段持续到关键信号“-ADL”回到起始点电平。在该阶段期间，其它关键信号是有效的或低信号电平的(图6)。关于微通道关键总线命令信号，读者可参阅上面提到的资料中的“微通道体系结构”一章。从而在该时刻之后，LIBC必须接收来自FC指示插入/拔出过程的结束的指示信号。
还有一些需要特别考虑的但未在图6中示出的其它微通道总线协议命令CHRESET(通道复位)是一个正断言信号，必须在功能卡带电插入期间把它点对点的接线到每个FC槽上或者有效地驱动成去断言(deasserted)低电平；14.3MHz OCS自由运行时钟信号必须被隔离并且点对点地接线到各个槽；-IRQn(中断请求)信号必须和系统处理器隔离，这可通过SBC的控制或者利用隔离选通逻辑电路实现；-CHCK(通道检查)信号或者在LIBC控制伪操作期间为“不必考虑”或者以和-IRQn信号相同的方式与系统处理器隔离。
此外，假定系统中的FC都不要求刷新周期，因为在插入过程期间不能生成刷新周期。而且，被带电插下的FC在插入期间是不加电的，它不需要刷新周期。
GHBA GAB环境对于GHBA GAB体系结构，如图7中所示，关键信号是-BR、-BG、-BUSY、-CMD、-SM以及-RESP。“< >”意味着该信号可为高电平或低电平，但是它必须为这些状态中的一种或另一种状态并且不在高电平和低电平之间交变。“<× ×>”意味着地址信号必须具有某些规定值并且该值位于当前未由系统使用的地址集中，例如，被保留的系统地址。“-BR”和“-BG”信号的去断言的分开部分表示该总线体系结构允许这些信号在该阶段为高电平或低电平，PCI总线环境对于PCI总线，图8中示出的信号中唯一的关键信号是FRAME#，其中‘#’符号表示负断言信号。根据图7中的“<××>”信号，“<×××>”地址信号的时间过程被偏移。
VME/VME 64总线环境对于VME/VME 64总线，图9中示出的关键信号是BBSY*和AS*，其中‘*’符号表示负断言信号。
还设置一种机制，以控制诸如‘-RESET’控制信号的高位有效的以及诸如系统‘-ERROR’信号的必须被断言成低位有效的无时间关键信号的状态。-RESET系统在带电插入期间通过向每个FC槽位置用导线接入各-RESET信号控制该信号的状态，在不影响已占用槽中的功能卡的操作下可断言用于未占用槽的独立-RESET。而且，若系统选择在某FC槽被占用前不断言-RESET，在带电插入操作期间出现的任何对-RESET的扰动不会传播到已占用的和可使用的FC槽上。-ERROR通过利用LIBC中断/请求信号对SBC指示在出现带电插入总线伪操作的时间阶段内禁止或阻止出错报告，或者，例如应在出错状态报告寄存器中设置出错位则在完成带电插入总线伪操作时系统清除掉它，系统控制着该信号的作用。
与非时间关键信号不同，诸如时钟的关键定时信号点对点地分配到可被带电插入的各部件上，从而对用于这样的部件的时钟的干扰不会传播到与总线接口的其它部件上。根据控制用于性能较高的总线的时钟相位差的需求，以这种方式分配时钟可能是必要的。对于高性能时钟控制同步总线(见“PCI本地总线技术要求，版本2.1)这是常用的做法，即出于控制时钟相位差的目的对每个FC槽提供独立时钟。通常由SBC逻辑电路提供带有多个时钟输出的时钟驱动电路。这还充当把带电插入对某总线时钟的扰动和带有正在带电插入的FC的槽隔离开的用途(即，已占用的并且运行的FC槽各具有一个不和正在进行带电插入操作的槽连接的总线时钟)。
本发明的一种特定实现是一种工具，相对于LIBC它是一个独立单元，在带电插入过程前可把它和系统总线连接并且在完成插入过程后重新断开。该LIBC工具可实施成一块适配器卡、平面卡或别的诊断工具，作为可由用户工程师携带的或在使用前的某时刻安装到目标系统中的“黑盒子”。通过把适配卡或平面卡与目标系统相连接或者通过该工具或该“黑盒子”和目标系统的互连，该工具会和该要增添带电插入能力的目标系统接口。可采用现有技术的方法动态地在目标系统运行时把该工具连接到目标系统(即，预充电、交错管脚等)。一旦该工具和目标系统连接，通过该工具增添临时的LIBC能力。借助该已安上的能力，通过由该工具对系统引入的LIBC，提供了带电插入能力。借助已安装的该LIBC工具，就可带电插入或带电拔出目标系统中的卡或功能。这可用于通过拔出或重新插入卡找出硬件故障源或其它系统问题。这还可用于实现部件的动态增添或除去，从而动态地重新配置系统中的硬件资源。用户工程师在晚些时候可取出并带走该工具，以解决其它目标系统的问题。该LIBC工具可以是用户工程师的便携式装置，以对用于上述操作的用户系统带来带电插入能力，但是这决不意味着限制在所提及的可能应用上。
虽然在附图中示出了并且在上述详细说明中描述了本发明的特殊实施例，可理解本发明不受限于文中所说明的特定实施例，而是在不背离本发明的范围下能做出各种调整、修改和替代。下述权利要求书用于包含所有这样的修改。
权利要求
1.在具有一条用于在与其连接的部件之间传送信息的系统总线、一个和所述系统总线连接用于控制该总线的运行的系统总线控制器、至少一个可带电连接所述系统总线的插件、一个用于检测所述插件对所述系统总线的连接的电路以及至少一个在所述系统总线上传送的下电平有效控制信号的信息处理系统中，一种用于在所述插件的带电连接期间控制所述系统总线的状态的方法，该方法包括步骤检测所述插件对所述系统总线连接的开始时间和结束时间；以及至少在所述开始时间和所述结束时间的时间间隔中把所述系统总线的所述下电平有效控制信号驱动为低电平。
2.在具有一条用于在与其连接的部件之间传送信息的系统总线、一个和所述系统总线连接用于控制该总线的运行的系统总线控制器、至少一个可带电连接所述系统总线的插件、一个用于检测所述插件对所述系统总线的连接的电路以及至少一个在所述系统总线上传送的控制信号的信息处理系统中，一种用于在所述插件的带电连接期间控制所述系统总线的状态的方法，该方法包括步骤检测所述插件对所述系统总线连接的开始时间和结束时间；以及至少在所述开始时间和所述结束时间的时间间隔中把所述系统总线的所述控制信号驱动为有效低电平。
3.如权利要求1或2所述的方法，包括至少在所述开始时间和所述结束时间的时间间隔中产生用于所述控制信号的伪系统总线(NOOP)操作。
4.如权利要求1或2所述的方法，还包括检测所述插件和系统总线彻底连接的时刻；以及在所述时刻后，终止所述把所述系统总线的所述控制信号驱动为有效低电平。
5.如权利要求1所述的方法，包括点对点地把下电平有效定时信号分配到至少一个插件上。
6.在具有一条用于在与其连接的部件之间传送信息的系统总线、一个和所述系统总线连接用于控制该总线的运行的系统总线控制器、至少一个可带电连接所述系统总线的插件、一个用于检测所述插件对所述系统总线的连接的电路以及至少一个在所述系统总线上传送的下电平有效控制信号的信息处理系统中，一种用于在所述插件对所述系统总线的带电连接期间控制所述系统总线的状态的系统包括用于检测所述插件对所述系统总线连接的开始时间和结束时间的装置；以及用于至少在所述开始时间和所述结束时间的时间间隔中把所述系统总线的所述下电平有效控制信号驱动为低电平的装置。
7.在具有一条用于在与其连接的部件之间传送信息的系统总线、一个和所述系统总线连接用于控制该总线的运行的系统总线控制器、至少一个可带电连接所述系统总线的插件、一个用于检测所述插件对所述系统总线的连接的电路以及至少一个在所述系统总线上传送的控制信号的信息处理系统中，一种用于在所述插件对所述系统总线的带电连接期间控制所述系统总线的状态的系统包括用于检测所述插件对所述系统总线连接的开始时间和结束时间的装置；以及用于至少在所述开始时间和所述结束时间的时间间隔中把所述系统总线的所述控制信号驱动为有效低电平的装置。
8.如权利要求6或7所述的系统，还包括用于检测所述插件和系统总线彻底连接的时刻的装置；以及用于在所述时刻后终止所述把所述系统总线的所述控制信号驱动为有效低电平的装置。
9.如权利要求6所述的系统，还包括用于点对点地把下电平有效定时信号分配到至少一个插件上的装置。
10.如权利要求6或7所述的系统，还包括一个带电插入总线控制器，该控制器包括一个译码逻辑电路，用于译码所述插件的连接的开始状态和结束状态，并且用于指示连接过程的完成；一个总线关键信号控制逻辑电路，用于激活对所述系统总线控制器中的系统总线控制器仲裁逻辑电路的总线请求信号，并且用于在由所述译码逻辑电路指示连接过程的完成的情况下去激活所述总线请求信号；以及一个或多个与所述总线关键信号控制逻辑电路连接的总线驱动器电路，用于把系统总线驱动为地电平或信号低电平。
11.如权利要求6或7所述的系统，其中所述插件包括第一装置，用于提供开始信号，以指示插件对系统总线的连接的开始；第二装置，用于提供结束信号，以指示插件对系统总线的连接的结束；以及第三装置，用于在所述开始信号和所述结束信号之间的时间内连接插件和系统总线。
12.如权利要求6或7所述的系统，其中所述带电插入总线控制器是所述系统总线控制器的一个组件。
13.一种用于在带电下使插件和目标信息处理系统的系统总线连接期间控制所述系统总线的状态的带电插入总线控制部件，其包括用于检测插件对所述系统总线的连接的装置；用于在插件对所述系统总线的连接期间控制所述系统总线的状态的装置；用于记录对所述系统总线的所述连接的开始时间和结束时间的装置；以及用于至少在所述开始时间和所述结束时间之间的时间阶段把所述系统总线的控制信号驱动为有效低信号电平的装置。
14.如权利要求13所述的带电插入总线控制部件，还包括接口装置，用于提供对目标信息处理系统的暂时带电插入能力。
15.在具有一条用于在与其连接的部件之间传送信息的系统总线、一个和所述系统总线连接用于控制该总线的运行的系统总线控制器、至少一个可从所述系统总线带电断接的插件、一个用于检测所述插件从所述系统总线断接的电路以及至少一个在所述系统总线上传送的下电平有效控制信号的信息处理系统中，一种用于在所述插件的带电断接期间控制所述系统总线的状态的方法，该方法包括步骤检测所述插件从所述系统总线断接的开始时间和结束时间；以及至少在所述开始时间和所述结束时间的时间间隔中把所述系统总线的所述下电平有效控制信号驱动为低电平。
16.在具有一条用于在与其连接的部件之间传送信息的系统总线、一个和所述系统总线连接用于控制该总线的运行的系统总线控制器、至少一个可从所述系统总线带电断接的插件、一个用于检测所述插件从所述系统总线断接的电路以及至少一个在所述系统总线上传送的控制信号的信息处理系统中，一种用于在所述插件的带电断接期间控制所述系统总线的状态的方法，该方法包括步骤检测所述插件从所述系统总线断接的开始时间和结束时间；以及至少在所述开始时间和所述结束时间的时间间隔中把所述系统总线的所述控制信号驱动为有效低电平。
17.如权利要求15或16所述的方法，包括至少在所述开始时间和所述结束时间的时间间隔中产生用于所述控制信号的伪系统总线(NOOP)操作。
18.如权利要求15或16所述的方法，还包括检测所述插件和系统总线彻底断接的时刻；以及在所述时刻后，终止所述把所述系统总线的所述控制信号驱动为有效低电平。
19.如权利要求15所述的方法，包括点对点地把下电平有效定时信号分配到至少一个插件上。
20.在具有一条用于在与其连接的部件之间传送信息的系统总线、一个和所述系统总线连接用于控制该总线的运行的系统总线控制器、至少一个可从所述系统总线带电断接的插件、一个用于检测所述插件从所述系统总线断接的电路以及至少一个在所述系统总线上传送的下电平有效控制信号的信息处理系统中，一种用于在所述插件的带电断接期间控制所述系统总线的状态的系统，其包括用于检测所述插件从所述系统总线断接的开始时间和结束时间的装置；以及用于至少在所述开始时间和所述结束时间的时间间隔中把所述系统总线的所述下电平有效控制信号驱动为低电平的装置。
21.在具有一条用于在与其连接的部件之间传送信息的系统总线、一个和所述系统总线连接用于控制该总线的运行的系统总线控制器、至少一个可从所述系统总线带电断接的插件、一个用于检测所述插件从所述系统总线断接的电路以及至少一个在所述系统总线上传送的控制信号的信息处理系统中，一种用于在所述插件的带电断接期间控制所述系统总线的状态的系统，其包括用于检测所述插件从所述系统总线断接的开始时间和结束时间的装置；以及用于至少在所述开始时间和所述结束时间的时间间隔中把所述系统总线的所述控制信号驱动为有效低电平的装置。
22.如权利要求20或21所述的系统，还包括用于检测所述插件和系统总线彻底断接的时刻的装置；以及用于在所述时刻后终止所述把所述系统总线的所述控制信号驱动为有效低电平的装置。
23.如权利要求20或21所述的系统，还包括用于点对点地把下电平有效定时信号分配到至少一个插件上的装置。
24.如权利要求20或21所述的系统还包括带电插入总线控制器，该控制器包括一个译码逻辑电路，用于译码所述插件的断接的开始状态和结束状态，并且用于指示断接过程的完成；一个总线关键信号控制逻辑电路，用于激活对所述系统总线控制器中的系统总线控制器仲裁逻辑电路的总线请求信号，并且用于在由所述译码逻辑电路指示断接过程的完成的情况下去激活所述总线请求信号；以及一个或多个与所述总线关键信号控制逻辑电路连接的总线驱动器电路，用于把系统总线驱动为地电平或信号低电平。
25.如权利要求20或21所述的系统，其中所述插件包括第一装置，用于提供开始信号，以指示插件对系统总线的断接的开始；第二装置，用于提供结束信号，以指示插件对系统总线的断接的结束；第三装置，用于在所述开始信号和所述结束时间之间的时间内断接插件和系统总线。
26.如权利要求20或21所述的系统，其中所述带电插入总线控制器是所述系统总线控制器的一个组件。
27.一种用于在带电下使插件和目标信息处理系统的系统总线断接期间控制所述系统总线的状态的带电插入总线控制部件，其包括用于检测插件对所述系统总线的断接的装置；用于在插件对所述系统总线的断接期间控制所述系统总线的状态的装置；用于记录从所述系统总线的所述断接的开始时间和结束时间的装置；以及用于至少在所述开始时间和所述结束时间之间的时间阶段把所述系统总线的控制信号驱动为有效低信号电平的装置。
28.如权利要求27所述的带电插入总线控制部件，还包括接口装置，用于提供对目标信息处理系统的暂时带电插入能力。
全文摘要
通过把在系统总线上传送的控制信号驱动为有效信号电平,或者,通过把下电平有效控制信号驱动为接近地电平的低信号电平,一种在可插入功能卡(FC)(34－37)的带电插入和拨出期间控制系统总线(32)的状态的方法和系统。通过这种机制,系统总线变为抗信号扰动的,从而在不对系统造成诸如系统复位或牺牲数据完整性的负面影响下实现插件的带电插入拔出。
文档编号G06F13/40GK1251670SQ97182089
公开日2000年4月26日 申请日期1997年4月8日 优先权日1997年4月7日
发明者布赖恩·M·巴斯, 詹姆斯·A·哈伯德, 普赖斯·W·欧曼, 弗兰克·J·皮塔 申请人:国际商业机器公司