专利名称：税控收款机一体化控制系统的制作方法
技术领域：
本发明涉及一种系统，特别是一种税控收款机一体化控制系统。
现在使用的收款机控制系统，通常采用标准PC主板。外部设备接口少，时间可任意改变；存储程序及数据的安全性较差。用户需配接扩展功能卡才能满足实际使用中对外部设备接口的要求。有的用户可通过修改时间，数据或程序的手段修改销售额等与税务相关的数据，以达成偷、漏税的目的，对国家正常税收有较大影响。
本发明的目的在于避免上述现有技术的不足之处而提供一种可防止用户随意更改时间，且可安全存放税务相关数据的税控收款机一体化控制系统。
本发明的目的可以通过以下措施来达到；本发明包括CPU及存储器/总线管理电路、BIOS存储器、DRAM存贮器、键盘及鼠标接口管理电路、二串一并外部设备接口电路、SUGA及LCD显示器接口管理电路、喇叭接口电路、硬盘接口电路、晶振电路、复位电路、地址译码电路、SEB总线扩展槽，其特征在于还有两个特殊扩充串行口及扩充串行口设置电路以总线方线管理及以Flash芯片作为存储介质的固化电子盘，税务数据暂存器，以总线方式管理及以NVSRAM蕊片作为存储介质的断点数据存储器，用户不可修改实时时钟电路，PCMCIA电路，电网掉电中断检测电路，WORM模块接口电路，两个特殊扩充串行口可通过扩充串行口设置电路选择使用或屏蔽，应用程序存放于固化电子盘中，程序运行时，CPU将从键盘或其它外部设备读取的数量与从用户不可修改实时时钟电路读取的真实时间一起处理后，输出到显示器与打印机，并将与税务相关的数据存放于税务数据暂存器中，一定时间后再将税务数据暂存器中的数据通过WORM模块接口电路写入WORM模块内长期存放备用，当电网掉电时，CPU将程序运行的现场数据及标志写入断点数据存储器中。
图1为本发明的原理方框图。
本发明下面将结合附图(实施例)作进一步详述参照图1，本发明由CPU及存储器/总线管理电路1、BIOS存储器2、DRAM存贮器3、键盘及鼠标接口管理电路4、二串-并外部设备接口电路5、SUGA及LCD显示器接口管理电路6、喇叭接口电路7、硬盘接口电路8、晶振电路9、复位电路10、地址译码电路11、SEB总线扩展槽12、两个特殊扩充串行口13、扩充串行口设置电路14、固化电子盘15、税务数据暂存器16、断点数据存储器17、用户不可修改实时时钟电路18、PCMCIA电路19、电网掉电中断检测电路20、WORM模块接口电路21等组成。
本发明在CPU接收到复位电路10产生的复位信号后开始执行BIOS存储器2中存放的代码，首先设置CPU内部的寄存器并进行开机自检过程，通过自检后即可以从固化电子盘15或硬盘启动。存储器/总线管理电路1产生DRAM存贮器3要求的信号、SEB总线扩展槽12要求的信号以及用户不可修改实时时钟18的片选信号。
本发明可支持1-16MB的SIMM标准的DRAM存储器3BIOS存贮器2用于存放专用BIOS代码，采用Flash芯片作为存贮介质。固化电子盘15用于存放系统软件、驱动软件及应用软件、数据，以Flash芯片为存贮介质，采用总线方式管理。税务数据暂存器16用于存放应用过程中产生的最新的税务相关数据，如时间、销售额等，以Flash芯片为存储介质，采用总线方式管理，该部分数据在一定时间后通过WORM模块接口电路21写入WORM模块中长期存放。当市电掉电时，电网掉电中断检测电路20产生中断通知CPU将程序运行现场的相关数据及标志写入断点数据存储器17中备用，并作相应的处理，以保证程序及数据的完整性，断点数据存储器17以NVSRAM芯片作为存储介质，采用总线方式管理。以上三部分的数据有效保存时间均大于10年(无电源情况下)。
本发明中键盘接口4采用五芯标准AT键盘接口，鼠标接口4为标准六芯PC/2接口。喇叭接口采用标准IBM PC I/O接口进行控制，由于针对实时时钟电路18设计了特殊的“写保护”电路，因此可防止用户在使用过程中随意更改时间，但其它存放于CMOS中的系统数据可自由更改。
本发明中配置了两个标准RS-232C串行接口及一个标准并行接口5。串行接口采用标准D型九蕊接头，并行接口采用标准D型二十五蕊接头，还配置了两个特殊RS-232C串行接口14，可通过扩充串行接口设置电路18选择，使用/屏蔽，并可通过扩充串行接口设置电路18选择是否直接支持+5伏电源工作的外部设备。
本发明中硬盘接口电路8可支持两个大于540MB的IDE接口硬盘。地址译码电路11用于产生固化电子盘15，税务数据暂存器16，断点数据存储器17及两个扩充串行接口13的片选信号，扩充串行接口设置电路用于放置两个扩充串行口13的工作方式。
本发明中SVGA显示器及LCD显示器接口管理电路可支持1O24×768分辩率的CRT显示器或640×480分辩率的LCD显示器。
本发明的PCMCIA电路19可支持两个各种二型PCMCIA卡，如存储卡、网卡，MODEM/FAX卡等，同时该部分电路自带电源管理及供电电路，具有较高的可靠性。晶振电路9用于产生系统所需时钟信号，复位电路10用于产生系统的复位信号，SEB总线扩展槽12采用了ISA扩展槽的接口标准，可直接配接不采用DMA方式工作扩展卡。电路掉电中断检测电路20用于产生CPU所需的市电掉电中断信号，触发CPU作相应的保护性处理工作。WORM模块接口电路21用于配接WORM模块。
本发明相比现有技术具有如下优点；1、一体化结构，有利于提高可靠性，降低成本，可直接支持多种外部设备同时工作，而不需配接功能扩展卡。
2、可安全，可靠地记录并保存税务相关数据，有助于防止商业流通领域及服务业中偷、漏税行为的发生。
3、电网停电时，数据不会被破坏，丢失，数据的完整性得到保证，数据存贮时间大于10年。
权利要求
1.一种税控收款机一体化控制系统，包括CPU及存储器/总线管理电路(1)、BIOS存储器(2)、DRAM存贮器(3)、键盘及鼠标接口管理电路(4)、二串一并外部设备接口电路(5)、SUGA及LCD显示器接口管理电路(6)、喇叭接口电路(7)、硬盘接口电路(8)、晶振电路(9)、复位电路(10)、地址译码电路(11)、SEB总线扩展槽(12)，其特征在于；还有两个特殊扩充串行口(13)及扩充串行口设置电路(14)，以总线方线管理及以Flash芯片作为存储介质的固化电子盘(15)，税务数据暂存器(16)，以总线方式管理及以NVSRAM蕊片作为存储介质的断点数据存储器(17)，用户不可修改实时时钟电路(18),PCMCIA电路(19)，电网掉电中断检测电路(20),WORM模块接口电路(21)，两个特殊扩充串行口(13)可通过扩充串行口设置电路(14)选择使用或屏蔽，应用程序存放于固化电子盘(15)中，程序运行时，CPU将从键盘或其它外部设备读取的数量与从用户不可修改实时时钟电路(18)读取的真实时间一起处理后，输出到显示器与打印机，并将与税务相关的数据存放于税务数据暂存器(16)中，一定时间后再将税务数据暂存器(16)中的数据通过WORM模块接口电路(21)写入WORM模块内长期存放备用，当电网掉电时，CPU将程序运行的现场数据及标志写入断点数据存储器(17)中。
全文摘要
一种税控收款机一体化控制系统，由CPU及存储器/总线管理电路、BIOS及DRAM存贮器、键盘及鼠标接口管理电路、外部设备接口电路、SUGA及LCD显示器接口电路、喇叭及硬盘接口电路、晶振电路、复位电路、地址译码电路、SEB总线扩展槽，两个特殊扩充串行口及其设置电路，固化电子盘，税务数据暂存器，断点数据存储器，用户不可修改实时时钟电路，PCMCIA电路，电网掉电中断检测电路，WORM模块接口电路等组成。本发明可安全、可靠地记录并保存税务相关数据，有助于防止偷、漏税行为的发生。
文档编号G06F19/00GK1227937SQ98113139
公开日1999年9月8日 申请日期1998年3月4日 优先权日1998年3月4日
发明者谢太俭, 熊健, 钟东江, 黄万民, 刘玮, 付哲龙 申请人:广东京粤电脑技术研究开发中心