专利名称：单个可寻址数据的访问方法,数据处理系统的制作方法
技术领域：
本发明涉及单个可寻址数据的访问方法和适用于这种方法的数据处理系统，它们尤其可用于移动电子设备。
现代电子设备，特别是数据处理设备或通信设备，都带有控制装置和与之分开而设的电子元件，如存储器或其它带有单个可寻址数据的电子元件。这样，譬如存储器可划分为单个可寻址的存储单元以及其中存储的数据。为了从这些存储单元读数据或向它们写数据，控制装置通过地址总线、数据总线和控制总线与存储器相连。在这里总线可理解为一组线，通过它们可将多个元件连在一起。
在每次总线周期的开始，相应存储单元的地址被放在地址总线上。通过控制总线通知控制装置，要进行什么类型的数据传输(读或写)。此外，控制总线调整每个总线周期各阶段的精确时序。最后通过数据总线进行固有的数据传输。因此，数据总线的线数决定了可同时在控制装置和存储器之间传输多少位。这样的总线系统是由控制装置内部的无数逻辑门控制的。
此外，控制装置可带有所谓的寄存器。它是一种存储单元，位于控制装置内部且因此无需通过总线系统传输数据就可进行应答。
在目前由外部控制装置利用数字总线系统对与之分开而设的元件(如存储器组或联合存储器组)进行访问的方法中，基本判据是访问速度或访问存储单元数据所需的时间。对此，上述方法-其中每次访问存储单元之前将相应的地址放到地址总线上-被表明是可靠且快速的，因此并不需要对这些访问方法作修改。
但最近表明，尤其是对诸如移动无线终端设备或便携电脑的移动电子设备，不仅访问速度，而且对单个可寻址数据或存储单元进行此类访问时的电消耗也都成了一项十分重要的判据。
因此本发明的任务是，提供一种方法和数据处理系统，由此可用一种有效且可靠的方式来实现节电的单个可寻址数据访问。
该任务通过独立权利要求的特征部分来实现。本发明的扩展方案在从属权利要求中说明。
据此，本发明基于如下一种思想，即下一个要访问的单个可寻址数据的地址是在相应元件内按照一种算法根据以前访问过的单个可寻址数据的地址来求得的。
由此可实现至少在如下情况下，即新的地址可根据一种算法从旧的地址中确定时，新地址就不必通过地址总线传送到相应的元件，从而无需在地址总线上传送信号，因而也就可以节省电能。
在本申请范围内，电子元件可理解为每个包含有单个可寻址数据的元件，例如存储器组、存储模块、联合存储器组等等。
本发明的扩展方案规定，在外部控制装置和一个元件中暂时存储一个或多个以前访问过的数据的一个或多个地址，在控制装置内测定要访问数据的地址是否可按一种预定的算法从一个所述的暂存地址中得到，而且有可能的话，将此处有关的信息或甚至有关所用算法的信息传送给元件。
通过在实际常用的系统中-在该系统中至少是暂时交替地对易失和非易失存储器进行访问-引入本发明可实现非常大的能量节省，这尤其对诸如移动无线终端设备的移动设备具有更大的意义。
下面将借助优选实施例对本发明作进一步地描述。实施例将通过下面列出的附图进行说明。
其中
图1为一个控制装置和两个存储器的示意图，图2为对其地址被暂时存储的RAM存储器的数据进行读访问的示意图。
图1举例示出了控制装置STE通过数字总线系统对存储器RAM、ROM的访问。由于这些存储器是特别为用于诸如移动无线终端设备的移动电子设备而装设的，且因此应足够可靠以耐震动，所以在存储器中优先选用易失RAM存储器RAM，或非易失ROM存储器ROM，例如EPROM或快速存储器。
但本发明也适用于访问别的电子元件。这样，通过数字总线系统向带有实时时钟功能的元件询问时钟也需要对单个可寻址数据进行读操作。在此，为了设置时钟，可对另一个地址的小时信息进行读访问，而不是对分钟信息的读访问或对小时信息的写访问。专业人员熟悉许多其它的带有单个可寻址数据的元件。
本发明可用于数据处理系统的一个元件或多个元件之中。以下先讲述本发明访问RAM存储器的应用。
外部控制装置STE-它譬如可通过处理器或微控制装置来实现并安装在电子设备中-带有存储器SPE_STE，而该存储器可通过寄存器或存储器组实现，且其中存储有以前访问过的存储器RAM的数据DAT的一个或多个地址ADR_RAM_ALT。在此，“外部”指的是在存储器RAM、ROM之外。
存储器RAM、ROM由很多存储单元组成，其中可存储单个可寻址数据DAT，且其分别分配有地址ADR。此外，存储器RAM带有一个存储区SPE_RAM，后者可通过寄存器实现，且其中存储有一个或多个以前访问过的存储单元的地址ADR_RAM_ALT。
存储器RAM、ROM可被分成较大或较小的子块，并形成相应的寻址(1.1.1 1.1.2)。
外部控制装置STE和与之分开而设的存储器RAM、ROM通过总线系统互相连接。控制总线C_BUS首先传送对存储器RAM、ROM进行访问的类型，地址总线ADR_BUS首先传送要访问数据的地址ADR，而数据总线D_BUS则在存储器RAM、ROM和控制装置STE之间传送数据。
控制装置STE测定下一个要访问的数据DAT的地址ADR_RAM_NEU是否可用一种算法从数据地址ADR_RAM_ALT中求得，并通过控制总线C_BUS将相应的信息发送给相应的存储器RAM和控制装置STE_RAM，该控制装置STE_RAM在存储器RAM处或其内实现。
在一种实施方案中只有一种算法，该算法不仅为控制装置STE所知，而且存储器RAM的控制装置STE_RAM也知道。在这种情况下，控制装置STE_RAM仅仅被告知下一个要访问的数据DAT的地址ADR_RAM_NEU可通过该已知算法从以前访问过的数据DAT的地址ADR_RAM_ALT中求出。
在另一种实施方案中有很多算法ALGi，这些算法不仅为控制装置STE所知，而且存储器RAM的控制装置STE_RAM也知道。在这种情况下，控制装置STE_RAM另外还被告知根据哪一种该已知算法可以从以前访问过的数据DAT地址ADR_RAM_ALT中确定下一个要访问的数据DAT地址ADR_RAM_NEU。一个多算法的例子是，在读访问时增加地址，而在写访问时减小地址。
为了另外传送算法类型信息，也可使用附加的控制线或现有控制线的专用组合。
下一个要访问的数据DAT的地址ADR_RAM_NEU不再通过地址总线ADR_BUS传输，而是在存储器RAM的控制装置STE_RAM内用一种预定的算法从地址ADR_RAM_ALT中得出该地址ADR_RAM_NEU，并用其作为访问地址。在存储器处或其内实现的控制装置STE_RAM可通过硬件计数器或多级硬件计数器来实现，其中，不同级对应于存储单元的地址划分。
由于经常访问连续的存储器单元(1.1.1 1.1.2或1.1.1 2.1.1)(例如程序ROM中的线性代码序列)，所以在这种情况下使用本发明时，不必激活地址总线驱动器，因而可减少电能消耗。这种效果在下述情况下尤其明显，即在访问存储器ROM内两个地址相连的数据DAT过程中，又访问另一个存储器RAM，这是因为，在这种情况下地址线经常改变它们的状态(0到1或相反)，这恰恰增加了电能消耗。
附图2示出了对地址为ADR_RAM_NEU的数据进行读访问时的流图。
附图左侧示出了在控制装置STE方执行的方法步骤，右侧示出了在存储器RAM的控制装置STE_RAM方执行的方法步骤。
为了执行读取地址ADR_RAM_NEU上的数据DAT的指令L(ADR_RAM_NEU)，首先将该地址ADR_RAM_NEU与以前访问过的数据DAT的地址ADR_RAM_ALT进行比较VGL(ADR_RAM_NEU；ADR_RAM_ALT)。由此确定是否可以用一种算法ALG从旧地址ADR_RAM_ALT中求得新地址ADR_RAM_NEU。如果不是这种情况，则通过地址总线ADR_BUS向存储器RAM传送地址ADR_RAM_NEU。
也可以在很多预定算法ALGi中求出一种合适算法ALG1。关于新地址ADR_RAM_NEU可以用一种算法ALG从旧地址ADR_RAM_ALT中求出的信息，以及可能的话，还有关于算法ALG1的类型信息，均通过控制总线C_BUS传送给存储器RAM的控制装置STE_RAM。在那里，新地址ADR_RAM_NEU通过那儿得知的算法ALG或ALG1从旧地址ADR_RAM_ALT中求出ADR_RAM_NEU(ADR_RAM_ALT；ALG1)。
例如，通过用硬件计数器增加地址值或增加部分地址值而从旧地址ADR_RAM_ALT中得到新地址ADR_RAM_NEU。然后具有地址ADR_RAM_NEU的DAT数据DAT(ADR_RAM_NEU)通过数据总线D_BUS传送到外部控制装置STE，并可在那里进行继续处理。
在本发明的一个实施方案中，此时的该新地址ADR_RAM_NEU被变成旧地址ADR_RAM_ALT，它不仅在控制装置STE或所属的存储器SPE_STE中，而且在存储器RAM的存储区SPE_RAM中被作为ADR_RAM_ALT而暂时存储。
与上述本发明访问RAM存储器的应用相类似，也可对ROM存储器进行访问。此时，暂时存储的地址表示为ADR_ROM_ALT。
以下将参照一个具体实施例来讲述本发明，其中，由ROM存储器ROM中的程序代码对RAM存储器RAM中要处理的数据(变量)的读操作进行控制。
ROM存储器ROM中从地址ADR_ROM开始的代码序列(该代码序列读入RAM存储器RAM中某些从地址ADR_RAM开始的数据部分)是按如下构成的1．从地址取数据(指令1)2．察看下一个数据(指令2)3．该数据也必须读吗？(指令3)4．如果是，再从头开始(指令4)这种循环不断进行下去，直到读完最后一个要读的数据。
对此，在传统方法中，下列信息也通过总线系统进行传输
可见，在访问RAM存储器RAM前后，地址总线很可能在很多线上改变其状态，这导致了高的电能消耗。
在本发明的方法中，其中在RAM存储器RAM中存储了最后访问数据的地址，下列信息也通过总线系统传输
由于RAM存储器中要访问的数据地址按升序排列，因此根据本发明不需要总是将数据地址放在地址总线上。由于在地址总线上只需实施较少的状态变化，所以就导致了电能节省。
在本发明的方法中，其中在RAM存储器RAM和ROM存储器ROM中都存储了最后访问数据的地址，下列信息也通过总线系统传输
可见，此时在地址线上产生更少的状态变化。按照使用的算法和采用的控制信号，也可使通过地址线传输更少的地址。
权利要求
1．控制装置(STE)使用数字总线系统访问多个电子元件(ROM,RAM)的单个可寻址数据(DAT)的方法，其中元件(RAM)中要被访问的数据的地址(ADR_RAM_NEU)在该元件(RAM)内根据一种算法从该元件(RAM)以前被访问的数据的地址(ADR_RAM_ALT)中得出。
2．根据权利要求1的方法，其中a)至少在一个元件(RAM)内暂时存储了该元件至少一个以前被访问过的数据的地址(ADR_RAM_ALT)，b)在控制装置(STE)中暂时存储了至少一个元件(RAM)的至少一个以前被访问过的数据的地址(ADR_RAM_ALT)，c)测定元件(RAM)要被访问的数据的地址(ADR_RAM_NEU)是否可按一种预定的算法从暂存地址(ADR_RAM_ALT)中得到，以及d)有可能的话，将该信息通知给元件(RAM)。
3．根据上述权利要求之一的方法，其中如果需访问的数据的地址(ADR_RAM_NEU)可根据一种预定算法从以前被访问的数据的地址(ADR_RAM_ALT)中得到，则该需访问的数据的地址(ADR_RAM_NEU)不是从控制装置(STE)向元件(RAM)传送，而是该需访问的数据的地址(ADR_RAM_NEU)在元件(RAM)内根据一种预定算法从以前被访问过的数据的地址(ADR_RAM_ALT)中得出。
4．根据上述权利要求之一的方法，其中把关于要使用的算法(ALG_1)的信息通知给元件(RAM)。
5．根据上述权利要求之一的方法，其中至少是至少暂时交替地访问元件(RAM,ROM)的一部分。
6．根据上述权利要求之一的方法，其中至少所述元件的一部分涉及易失存储器(RAM)和非易失存储器(ROM)。
7．数据处理系统，它具有a)控制装置(STE)，其带有存储区(SPE_STE)，用以暂时存储至少一个元件(RAM)的至少一个以前被访问过的数据的地址(ADR_RAM_ALT)，b)带有单个可寻址数据(DAT)的多个电子元件(ROM,RAM)，其中，至少一个元件(RAM)带有存储区(SPE_RAM)，用以暂时存储至少一个以前被访问过的数据的地址(ADR_RAM_ALT)，且还带有集成控制装置(STE_RAM)，用来根据一种预定算法从暂存地址(ADR_RAM_ALT)中得出要访问的数据的地址(ADR_RAM_NEU)，和c)数字总线系统，控制装置(STE)用其来访问单个可寻址数据(DAT)，以及用于从控制装置(STE)向至少一个元件(RAM)传输有关使用算法的信息，以便确定要访问的数据的地址(ADR_RAM_NEU)。
8．根据权利要求7的数据处理系统，其中，如果需访问的数据的地址(ADR_RAM_NEU)可根据一种预定算法从以前被访问的数据的地址(ADR_RAM_ALT)中得到，则该需访问的数据的地址(ADR_RAM_NEU)不是从控制装置(STE)向元件(RAM)传送，而是该需访问的数据的地址(ADR_RAM_NEU)在元件(RAM)内根据一种预定算法从以前被访问过的数据的地址(ADR_RAM_ALT)中得出。
9．根据权利要求7到8之一的数据处理系统，其中，有关要使用的算法的信息也通过数字总线系统从控制装置(STE)向至少一个元件(RAM)传送。
10．根据权利要求7到9之一的数据处理系统，其中，至少是至少暂时交替地访问元件(RAM,ROM)的一部分。
11．根据权利要求7到10之一的数据处理系统，其中，至少所述元件的一部分涉及易失存储器(RAM)和非易失存储器(ROM)。
全文摘要
单个可寻址数据的访问方法,其中,要访问的数据的地址不是通过地址总线向相应的电子元件传送,而是在元件内部通过一种算法根据以前访问过的数据的地址来确定。由此可以实现节电的数据访问,这在移动电子设备中尤其有利。
文档编号G06F12/02GK1303498SQ99806653
公开日2001年7月11日 申请日期1999年5月3日 优先权日1998年5月26日
发明者G·莫赛尔, R·比希勒 申请人:西门子公司