主板的制作方法
【技术领域】
[0001] 本发明涉及一种主板。
【背景技术】
[0002] 在现有主板的设计中通常会设计若干内存槽，所述若干内存槽中包含一个主内存 槽以及至少一个副内存槽，所述主内存槽与所述副内存槽差别在于，所述主内存槽的CLK (时钟信号)、ChipSelect(芯片选择信号)、0DT(终端阻抗信号）和CKE(时钟使能信号）与 所述副内存槽不同。在主板启动时，所述主板将发送识别信号至所述主内存槽，若所述主内 存槽上安装的内存存在故障，主板将无法正常启动。
【发明内容】
[0003] 鉴于此，有必要提供一种可在主内存槽上内存发生异常时使用副内存槽上内存启 动的主板。
[0004] 一种主板，包括： 第一及第二内存槽，其中第一内存槽为主内存槽，第二内存槽为副内存槽； 一基本输入输出系统，所述基本输入输出系统在主板启动时输出检测信号对所述第一 及第二内存槽进行检测，并在所述第一内存槽上的内存正常时输出第一信号及在第一内存 槽上的内存异常而第二内存槽上的内存正常时输出第二信号； 一基板管理控制器，所述基板管理控制器与所述基本输入输出系统相连，并在从所述 基本输入输出系统接收到第一信号时对应输出一高电平信号及在从所述基本输入输出系 统接收到第二信号时对应输出一低电平信号； 第一切换芯片，所述第一切换芯片的第一至第四输入引脚依次连接所述第一内存槽 的时钟引脚、芯片选择引脚、终端阻抗引脚以及时钟使能引脚，所述第一切换芯片的第一至 第四输出引脚依次连接所述第二内存槽的时钟引脚、芯片选择引脚、终端阻抗引脚以及时 钟使能引脚，所述第一切换芯片的第一控制引脚连接于所述基板管理控制器的第一输出引 脚，所述第一切换芯片在第一控制引脚接收到高电平信号时将所述第一至第四输入引脚与 所述第一至第四输出引脚对应接通，所述第一切换芯片在第一控制引脚接收到低电平信号 时将所述第一至第四输入引脚与所述第一至第四输出引脚对应断开。
[0005] 所述主板可以在第一内存槽上内存发生异常时使用第二内存槽上内存启动。
【附图说明】
[0006] 图1为本发明主板的较佳实施方式的示意图。
[0007] 主要元件符号说明
【主权项】
1. 一种主板，包括： 第一及第二内存槽，其中第一内存槽为主内存槽，第二内存槽为副内存槽； 一基本输入输出系统，所述基本输入输出系统在主板启动时输出检测信号对所述第一 及第二内存槽进行检测，并在所述第一内存槽上的内存正常时输出第一信号及在第一内存 槽上的内存异常而第二内存槽上的内存正常时输出第二信号； 一基板管理控制器，所述基板管理控制器与所述基本输入输出系统相连，并在从所述 基本输入输出系统接收到第一信号时对应输出一高电平信号及在从所述基本输入输出系 统接收到第二信号时对应输出一低电平信号； 第一切换芯片，所述第一切换芯片的第一至第四输入引脚依次连接所述第一内存槽 的时钟引脚、芯片选择引脚、终端阻抗引脚以及时钟使能引脚，所述第一切换芯片的第一至 第四输出引脚依次连接所述第二内存槽的时钟引脚、芯片选择引脚、终端阻抗引脚以及时 钟使能引脚，所述第一切换芯片的第一控制引脚连接于所述基板管理控制器的第一输出引 脚，所述第一切换芯片在第一控制引脚接收到高电平信号时将所述第一至第四输入引脚与 所述第一至第四输出引脚对应接通，所述第一切换芯片在第一控制引脚接收到低电平信号 时将所述第一至第四输入引脚与所述第一至第四输出引脚对应断开。
2. 如权利要求1所述的主板，其特征在于：所述主板还包括第三内存槽以及第二切换 芯片，所述第二切换芯片的第一至第四输入引脚依次连接所述第二内存槽的时钟引脚、芯 片选择引脚、终端阻抗引脚以及时钟使能引脚，所述第二切换芯片的第一至第四输出引脚 依次连接所述第三内存槽的时钟引脚、芯片选择引脚、终端阻抗引脚以及时钟使能引脚，所 述第二切换芯片的控制引脚连接于所述基板管理控制器的第二输出引脚，所述基本输入输 出系统检测所述第一及第二内存槽连接内存均异常而所述第三内存槽连接内存正常时输 出第三信号，所述基板管理控制器接收第三信号时通过第一及第二输出引脚输出高电平信 号，所述第一切换芯片的第一控制引脚接收高电平信号时，所述第一切换芯片将第一至第 四输入引脚与第一至第四输出引脚对应接通，所述第二切换芯片的第一控制引脚接收高电 平信号时，所述第二切换芯片将第一至第四输入引脚与第一至第四输出引脚对应接通。
【专利摘要】一种主板，包括第一及第二内存槽、一基本输入输出系统以及一基板管理控制器。所述基本输入输出系统在主板启动时对所述第一及第二内存槽进行检测；所述基板管理控制器与所述基本输入输出系统相连，用以接收所述基本输入输出系统输出的控制信号并依据该控制信号输出高电平信号或低电平信号；所述第一切换芯片用于在第一内存槽连接内存异常时将第一内存槽的信号传输至第二内存槽。
【IPC分类】G06F1-16
【公开号】CN104714598
【申请号】CN201310677842
【发明人】肖贵富, 翁程飞
【申请人】鸿富锦精密电子(天津)有限公司, 鸿海精密工业股份有限公司
【公开日】2015年6月17日
【申请日】2013年12月13日