解码iso/iec14443协议中读卡器发送的类型a信号的电路的制作方法
【技术领域】
[0001]本发明涉及一种改进的解码IS0/IEC14443协议中读卡器发送的类型A信号的电路。
【背景技术】
[0002]IS0/IEC14443协议中有两种类型的信号，分别称类型A信号和类型B信号。其中类型A信号的波形是百分百幅度调制的修正密勒信号(ASK100% Modified Miller)。它根据码字不同对应3种波形，分别称为X、Y和Z波形，其波形图参见图1?3所示。图1-3中的T表示一个码字持续的时间，W表示低电平持续时间。T和W在IS0/IEC14443协议中根据发送数据速率的不同都有相应的规定值。
[0003]IS0/IEC14443协议中规定的编码规则决定首先发送的一定是Z波形。类型A信号的波形是百分之十的幅度调制信号(ASK10%)。由于调制度不同，接收类型B信号的低电平时，可以从载波中恢复出载波时钟；接收类型A信号的低电平时，由于是100%幅度调制，所以无法从载波中恢复出载波时钟。
【发明内容】
[0004]本发明要解决的技术问题是提供一种解码IS0/IEC14443协议中读卡器发送的类型A信号的电路，能够正确区分读卡器发送的是类型A信号还和类型B信号，在解码类型A信号的同时，屏蔽类型B信号的影响。
[0005]为解决上述技术问题，本发明的解码IS0/IEC14443协议中读卡器发送的类型A信号的电路，包括:
[0006]一主解码器电路，用于记录模拟解调后的包络信号中两个低电平之间的高电平长度，并且根据IS0/IEC14443协议规定的类型A信号的不同码字之间的高电平长度进行解码；
[0007]—判断接收信号类型电路，与所述主解码器电路相连接，用于记录模拟解调后的包络信号中低电平期间的时钟个数，并且在低电平结束时，将记录到的时钟个数与设定的阈值相比较，当时钟个数大于所述阈值时，给出标志信号，令所述主解码器电路忽略该低电平?目号。
[0008]本发明通过记录模拟解调后的包络信号中，两个低电平之间的高电平长度来完成解码；并且通过记录模拟解调后的包络信号中低电平期间的时钟个数，来区分读卡器发送的是类型A信号还和类型B信号，从而实现在解码类型A信号的同时，屏蔽类型B信号的影响。
[0009]本发明特别适用于需要在接收类型A信号的同时，屏蔽读卡器发送的ISO/IEC14443协议中的类型B信号的场合。
【附图说明】
[0010]下面结合附图与【具体实施方式】对本发明作进一步详细的说明:
[0011]图1是IS0/IEC14443协议中读卡器发送的类型A信号的X波形示意图；
[0012]图2是IS0/IEC14443协议中读卡器发送的类型A信号的Y波形示意图；
[0013]图3是IS0/IEC14443协议中读卡器发送的类型A信号的Z波形示意图；
[0014]图4是解码IS0/IEC14443协议中读卡器发送的类型A信号的电路一实施例结构图。
【具体实施方式】
[0015]结合图4所示，所述解码IS0/IEC14443协议中读卡器发送的类型A信号的电路的主解码器电路的解码原理如下:
[0016]从图1?3中，可以明显看出Z波形后面跟着X波形，Y波形，以及Z波形对应的两个低电平间高电平的长度是不同的。进一步说明，如果Z波形后有不到T/2的高电平，那么Z波形后面跟着的就是X波形；如果Z波形后有大于T/2同时小于T的高电平，那么Z波形后面跟着的就是Z波形；如果Z波形后，在收到下一个低电平前，记录的高电平已经大于T 了，那么Z波形后面跟的就是Y波形。以此类推，之后的波形就可以从之前已经确定的波形和两个低电平间高电平长度来判断得出。
[0017]具体实现时，用一个计数器记录两个低电平间的高电平长度，它的计数使能信号在收到波形信号(即包络信号)的下降沿时置起，在波形信号的上升沿处，判断计数使能信号是否有效，如果有效，那么就通过当时的计数器值，对照上述解码原理，根据不同码字对应波形之间的高电平长度不同来解码；与此同时把计数器置零，然后开始计数。
[0018]所述解码IS0/IEC14443协议中读卡器发送的类型A信号的电路中判断接收信号类型电路的原理如下:
[0019]由于类型A信号的低电平时，没有时钟；而类型B信号的低电平时，有时钟，那么就可以用一个计数器，在低电平时，用时钟计数。当记录的到的时钟个数大于一个预先设定好的阈值时，就可以判断出当前收到的是类型B信号，从而给出标志信号。这里的阈值是一个整数值，它不超过IS0/IEC14443协议中规定的类型B信号在低电平期间所含的时钟个数。
[0020]所述解码IS0/IEC14443协议中读卡器发送的类型A信号的电路屏蔽类型B信号的实现方法如下:
[0021]所述主解码器电路在收到判断接收信号类型电路给出的标志信号后，复位主解码器电路中计数器的计数使能信号，这样在波形信号的上升沿处，主解码器电路就会看到计数使能信号无效，从而不启动解码与清零动作，从而使得类型B信号对主解码器电路的解码不造成影响。
[0022]所述时钟即图4中的从载波中恢复的时钟信号。
[0023]以上通过【具体实施方式】对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【主权项】
1.一种解码IS0/IEC14443协议中读卡器发送的类型A信号的电路，其特征在于，包括: 一主解码器电路，用于记录模拟解调后的包络信号中两个低电平之间的高电平长度，并且根据IS0/IEC14443协议规定的类型A信号的不同码字之间的高电平长度进行解码；一判断接收信号类型电路，与所述主解码器电路相连接，用于记录模拟解调后的包络信号中低电平期间的时钟个数，并且在低电平结束时，将记录到的时钟个数与设定的阈值相比较，当时钟个数大于所述阈值时，给出标志信号，令所述主解码器电路忽略该低电平信号。2.如权利要求1所述的电路，其特征在于，所述主解码器电路设有一个计数器，用于记录所述两个低电平间的高电平长度，其计数使能信号在收到包络信号的下降沿时置起，在包络信号的上升沿处，判断计数使能信号是否有效；如果有效，则通过判断当时的计数器值，对照IS0/IEC14443协议规定的类型A信号的不同码字对应的波形之间的高电平长度来解码；与此同时将所述计数器置零，然后开始计数。3.如权利要求2所述的电路，其特征在于，所述主解码器电路在收到所述标志信号时，复位所述计数器的计数使能信号。
【专利摘要】本发明公开了一种解码ISO/IEC14443协议中读卡器发送的类型A信号的电路，包括：一主解码器电路，用于记录模拟解调后的包络信号中两个低电平之间的高电平长度，并且根据ISO/IEC14443协议规定的类型A信号的不同码字之间的高电平长度进行解码；一判断接收信号类型电路，与所述主解码器电路相连接，用于记录模拟解调后的包络信号中低电平期间的时钟个数，并且在低电平结束时，将记录到的时钟个数与设定的阈值相比较，当时钟个数大于所述阈值时，给出标志信号，令所述主解码器电路忽略该低电平信号。本发明能够正确区分读卡器发送的是类型A信号还和类型B信号，在解码类型A信号的同时，屏蔽类型B信号的影响。
【IPC分类】G06K7/00
【公开号】CN105224894
【申请号】CN201410229361
【发明人】王吉健
【申请人】上海华虹集成电路有限责任公司
【公开日】2016年1月6日
【申请日】2014年5月28日