专利名称：半导体器件生产系统和半导体器件生产方法
技术领域：
本发明涉及半导体器件生产系统，可确定在半导体器件的中的故障成因，这些故障使得在将晶片分割为多个芯片后就成了次品，本发明还涉及半导体器件生产方法及故障分析装置。
近年来，电子器件的寿命周期越来越短，因此迫切要求开发者能在很短的周期内完成电子器件的设计并及时投放到市场中。尽管安装在电子设备中的半导体器件的性能已经有了改进，并且要在芯片上获得更高集成度的电路的目标也基本上实现了，但人们还希望能进一步地降低这种半导体器件的成本。
半导体器件通常是通过用数十种生产装置(以后统称为“生产线”)将半导体晶片进行多个预定处理步骤的处理(晶片处理)来生产的，为了低成本地和稳定地提供半导体器件，必须提高从一块晶片中获得的无缺陷产品的数量(此后称为“产量”)或其比率(此后称为“产出率”)。
通常情况下，生产装置的构造本身是复杂的，并且包括很多会造成产出率降低的因素。另外，产出率将极大地取决于生产装置的使用情况及工艺步骤的设置条件。
当开始指生产新开发的半导体器件时，或是当在生产线上增加新的生产装置时，生产线的管理者就要分析故障的成因并且改进生产线和加工步骤，以努力达到理想的产出率。
即使在达到理想的产出率后，生产线的管理者还要通过监测生产线以预先检测出任何产出率降低的迹象，从而努力维持稳定的产出率，这样，除非能够尽快地完成制造高集成度电路所需的加工步骤的开发并使这种加工步骤尽快稳定下来，否则是很难在可接受的时间段内稳定地提供所需的半导体器件的。
因此，对生产半导体器件所需的生产线和加工步骤的开发及其稳定来说，分析所生产的半导体器件的故障、消除这些分析所找出的故障成因、以及解决生产线和加工步骤中导致这些故障的原因都是很重要的。
但是，因为在半导体器件的生产中涉及到数十个生产设备和上百个加工步骤，如何快速地找到哪个生产装置或哪个加工步骤中发生故障是一个很大的问题。有一种公知的找出故障成因的方法是根据有故障的半导体器件所在晶片上的故障分布以及故障与批次中晶片的位置的关系来进行检测。
更具体地说，可以根据晶片上有故障半导体器件的芯片分布和该晶片在该批次中的位置来确定使半导体器件产生缺陷的生产装置或加工步骤。
第一次公开的日本未审查专利申请No.11-45919(此后称为“第一现有技术”)公开了一种方法，在用生产线制造半导体衬底(晶片)的情况下，该生产线包括多个生产设备和所需要的生产过程(工艺步骤)，基于如下工艺步骤来进行确定一检验步骤，通过检测装置对所制造的多个半导体衬底检验在各半导体衬底上发生故障的位置；一故障分布图像数据建立步骤，用于在半导体衬底上由像素以栅格形式构成的图像数据上指定由检验步骤所检验的各半导体衬底上的故障位置数据的坐标，并且对于多个栅格形式的像素，对多个半导体衬底的故障数量计数，将故障分布图像数据映射到图像数据上，以及一故障分析步骤，用于将由故障分布图像数据建立步骤所建立的故障分布图像数据与多个从中可以确定故障发生成因的故障情况数据库进行比较，从而识别故障成因。
例如，如图23所示，如果晶片100的故障分布是在图形111中，通过与以往建立的用于情况数据库的图形相比较，可以估计出在步骤A中有故障成因，而如果故障分布与图形113相一致，则可确定在步骤C中有故障成因。
在用多个相同类型的生产装置(生产机器A和生产机器B)在单个晶片处理中处理一批晶片的情况下，如果生产机器B所生产的晶片上的故障分布图形115的数目比生产机器A所生产的晶片上的故障分布图形114的数目大，如图24所示，则可以确定在生产机器B中存在故障成因。
尽管在第一现有技术中没有公开，但是存在这样一种情况，其中在同时加工的所有批次的晶片中，在各晶片100的较低区域102中集中了有故障的半导体器件，如图25所示。在这种情况下，将假设故障成因可能存在于用于去除抗蚀剂或氧化物膜的浸没方式的湿腐蚀工艺中。其原因是当晶片浸没在腐蚀液中然后提升时，晶片的下部比其上部浸没在腐蚀液中的时间要长，此外当晶片提升时腐蚀液要向下部流，结果，晶片下部102中图形或薄膜被更深度地腐蚀。
另外会发生的一种情况是，有缺陷的半导体器件集中在晶片100的周边区域。在这种情况下，可以确定故障的成因是等离子腐蚀装置。其原因是在这种装置的周边区域中电场可能是不均匀的。
当在编号为W1的晶片上被判断为有缺陷的半导体器件的数量比同一批次中编号为W2到W25的晶片中的任何一个都要多时，就估计缺陷成因是批处理类型的加工步骤。例如，如图26所示，编号为W1到W25的晶片在运载器502中按照与它们的主表面垂直的方向放置，并在处理容器500中用处理液501来湿腐蚀。在这种情况下，编号为W1到W25的各晶片都在由箭头A所指的那个表面上形成了半导体器件的电路。编号为W2到W25的每块晶片在上表面的侧边上有一些空间，从而使得已经反应过的腐蚀液易于留在表面上。相反，编号为W1的晶片与其它晶片相比，在其上表面上有很多新的腐蚀液，从而腐蚀处理进行的更快。
第一次公布的日本未审查专利申请第10-339943号(以下称为第二现有技术)公开了一种半导体器件制造方法，其具有一透过掩模或网格进行投影的曝光步骤，其中用芯片坐标来标识被曝光半导体晶片上的各芯片位置，然后从在所曝光晶片上分布的有缺陷芯片的芯片坐标数据来判断是否有关缺陷是由于掩模或网格造成的，从而可以短时间内容易地检测到掩模或网格上缺陷的位置。
当如图27所示，在晶片100上的半导体器件被周期性地判断为有缺陷的时，则推测其是由掩模或网格101造成的。假定是在网格101上形成了四个半导体器件图形(或者曝光单元)，并且在特定的区域101a上有一个缺陷。利用网格101按照一种阶段(step)方式在晶片上的抗蚀剂上印刷，如图27所示，在晶片上的曝光单元内的该特定位置就有规律地产生缺陷。在图27中，标有“x”的芯片表示是有故障的芯片。
如上所述，由于被确定为有故障的半导体器件的芯片位置以及存在故障的晶片与它们在批次中的位置的依存关系的原因，所以根据被确定为有故障的半导体器件的依存因素可以识别造成故障的加工步骤。
目前，在分析与加工步骤有关的故障时，对可能造成半导体器件故障的加工步骤的识别是根据检查在晶片状态下的半导体器件来进行的。
然后，只有那些通过晶片测试装置对预定项目的检查的半导体器件才被封入封装中并被组装。在这种状态下的每个半导体被称为组件。然后，由组件测试装置对各组件进行进一步的检查。在这种情况下，因为检查项目数比在晶片状态下的检查项目数要多，所以可以检查出晶片测试装置未消除的故障，同时那些发生在组装阶段的故障也可以被检测出来并被消除。只有那些通过上述检查合格的半导体器件才作为产品发货。
对晶片状态下半导体器件的测试是通过昂贵的检查装置(晶片测试装置)来进行的。但是，在这种情况下，由于探头具有寄生电容，并且在可用的时间内难以提供可与半导体器件的提高速度相比的晶片测试装置的处理时间，所以不可能进行晶片状态中的高速测试操作。另外，在晶片状态下进行一些特殊项目的测试，比如加载高电压的击穿测试和在室温、低温和高温下进行的环境测试，效率都是比较低的。再者，因为多个半导体器件是形成在相同的在晶片状态下的半导体衬底上，还有一个问题在于不可能进行这种项目测试而不会对其它芯片造成干扰。
此外，不能同时测试大量的半导体器件，这是因为必须通过有限数量的探头把控制信号和数据传送到半导体器件的输入/输出焊盘上。换言之，由于能够被同时测试的半导体器件的数量受到限制，并且当对多种操作和电气特性进行测试时生产效率也会下降，所以测试在晶片状态下的半导体器件的缺点是很显著的。这些都是为什么不能再增加在晶片状态下的半导体器件的测试数量的原因。
当对晶片状态下半导体器件逐个进行测试时，为了保持产量，必须限制测试项目的数量，并且在5分钟的测试周期内必须处理20个测试项目。相反，在成为组件的情况下，可以在测试板上安装64到128片，而大量的这种测试板可以并行地受到测试，从而即使需要测试400个项目并且为此需要两个小时的测试周期，对每个半导体进行测试所需要的时间周期也可以被缩短。
在组装后被判断为有故障的半导体器件与在晶片测试中的故障相比，在数量上是不多的，但仍在一定程度上存在。因此需要尽可能快地减少晶片阶段的故障率和组装时的故障率。但是，一旦在封装中组装时，组件中将不再包含关于其在晶片中的位置的信息，因此，不能进行象第一和第二现有技术中的对有故障的加工步骤的检测。
这样，在已经在晶片状态中被判断为无缺陷并且被封入封装中组装的半导体器件中，仍可能会有一定数量的半导体器件在上述测试中会被判断为有故障的，从而常规的评估可能产生故障的加工步骤的方法的不利之处在于，不能精确地评估加工步骤。
换言之，在实际分析中所需要的数据量，如关于在评估可能产生故障的加工步骤时要用的半导体的数据，就不能仅通过在晶片状态中测试的结果来提供。
为了解决上述问题，第一次公布的日本未审查专利申请第04-288811号(以下称为第三现有技术)公开了一种获得关于在市场上有缺陷的半导体器件的晶片等的信息的方法，其中在加工晶片阶段，在各半导体器件的芯片表面上记下关于晶片上半导体器件的晶片和芯片位置的信息，作为对于该芯片为特定图案的方式的数据。
但是，在第三现有技术的方法中，当半导体器件在组装入封装后被判断为有故障时，需要去掉密封封装的树脂，通过用显微镜一次检查一个图案数据来读取关于晶片的信息等，并由此产生已经判断为有故障的半导体器件在晶片上的分布。
如上所述，上述确定芯片在晶片上位置的方法要求将密封被分析的半导体器件的每个封装的树脂去掉，从而其缺点在于要耗费大量的时间。
此外，在上述确定芯片在晶片上位置的方法中，因为分析仪必须用显微镜一次读取一个图案数据，其需要耗费很多时间来读取图案数据，并且在读取图案数据的过程中很可能发生错误。
另外，一旦去掉了封装的树脂，半导体器件的表面可能会被树脂去除剂腐蚀，或者连接半导体器件与外部终端的键合线被断开，从而在实践中可能不能对组件进行电气测试，从而不可能再检查哪个特性出了问题。
第一次公开的日本未审查专利申请No.11-45839(此后称为“第四现有技术”)公开了一种方法，其中在预定晶片中形成多个半导体芯片区域，每个都有预定的电路功能，然后各芯片在晶片上的位置信息在芯片彼此分开之前被提供给在各芯片区中设置的存储单元，从而使各半导体芯片的制造过程或制造数据的历史可以容易地与其特性数据相关联，结果与常规方法相比，可以容易地提高芯片组装后半导体产品的产出率。
在第四现有技术的方法中，通过了解在组装后变为有缺陷的半导体器件所具有的制造工艺历史和其在晶片状态时的特性数据，可以在短时间内完成故障的分析。但是，第四现有技术的文件中没有包括任何对故障分析过程建议的说明，并且该第四现有技术也没有应用第一和第二现有技术的设计。
即使当组装后的测试结果与晶片的位置信息相关联时，也难以给出足够的数据来对可能已经造成故障的加工步骤进行评估。更具体地说，因为组件的故障数目与晶片阶段的故障数目相比是少的，即使当对故障的分布与晶片位置相关地进行说明，在确定其与哪个故障分布图形相对应时所用的分析中需要的数据可能也是得不到的，从而会导向错误的故障分布图形。
此外，在第四现有技术中，除了半导体器件的原有功能外，必须提供晶片的位置信息，结果芯片尺寸将增加，而不利于降低成本。
本发明是根据上述现状而提出的，其目的是提供一种半导体器件制造系统，其中甚至可以从组装在一个封装中的半导体器件中得到在晶片上的半导体器件的位置信息、晶片的位置信息、和批次信息；即使从少量的故障中也可以实现故障分布图形的精确分析；可以迅速地改进带来故障问题的加工步骤；芯片产出可以迅速增加；而且可以在不去掉封装上的树脂的情况下获得在半导体器件芯片的晶片上的批次信息、晶片信息和芯片位置信息。
本发明的另一个目的是提供一种获得晶片信息的方法，其中可以利用半导体器件原来具有的功能来获得在晶片上的半导体器件的芯片位置信息、晶片位置信息、和批次信息。
根据本发明的第一方面提供的一种半导体器件生产系统包括一生产线，通过预定的生产装置生产其中具有栅格状布局的多个半导体芯片的晶片；一晶片测试装置，用于测试半导体芯片的电气特性；一位置信息写入装置，其将晶片上的芯片位置信息写入半导体芯片中；一晶片测试信息储存装置，其储存从晶片测试装置输出的第一测试结果，以及与第一测试结果相关的晶片上的芯片位置信息；一封装组装装置，其将晶片分割为各个半导体芯片，以生产密封在封装中的半导体器件；一产品测试装置，其测试各半导体器件的电气特性；一芯片位置检测装置，其在半导体器件被密封在封装中后检测晶片上半导体器件的位置信息；一产品测试信息储存装置，其将产品测试装置输出的第二测试结果，与由芯片位置检测装置检测的晶片上的芯片位置信息相关联地保存；以及故障分布映射装置，其根据第一测试结果、第二测试结果、芯片位置信息，通过把晶片测试装置确定为有故障的那些芯片的位置信息与由产品测试装置确定为有故障的那些芯片的位置信息相结合，来形成晶片相应的故障分布图；其中根据该故障的分布来确定故障成因。
根据本发明的第二方面的半导体器件生产系统包括一生产线，通过预定的生产装置生产其中具有栅格状布局的多个半导体存储器的晶片；一晶片测试装置，用于测试半导体存储器的电气特性；切断(trimming)装置，其为每个半导体存储器的冗余存储器确定冗余地址，并切断(blow)与冗余地址对应的熔丝；一晶片测试信息储存装置，其储存冗余地址和与冗余地址相关联的晶片上的位置信息；一封装组装装置，其将晶片分割为各个半导体存储器，以生产密封在封装中的半导体存储器；一产品测试装置，其在各半导体存储器被分割后测试它们的电气特性，并读取替换地址；一位置估计装置，其通过将所读取的替换地址与冗余地址相比较，来估计位置信息；一产品测试信息储存装置，其将产品测试装置输出的第二测试结果与由位置估计装置检测的位置信息相关联地储存；以及故障分布映射装置，其通过将第二测试结果与位置信息相关联，来形成故障分布图；其中根据该故障的分布来确定故障成因。
根据本发明的第三方面的半导体器件生产系统包括，一生产线，其通过预定的生产装置生产其中具有栅格状布局的多个半导体存储器的晶片；一晶片测试装置，用于测试半导体存储器的电气特性；切断装置，其为每个半导体存储器的冗余存储器确定冗余地址，并切断与冗余地址相应的熔丝；一位置信息储存装置，其储存替换地址和与替换地址相关的晶片上的位置信息；一封装组装装置，其将晶片分割为各个半导体存储器，以生产密封在封装中的半导体存储器；一产品测试装置，其测试各半导体存储器的电气特性，并读取替换地址；一位置估计装置，其通过将所读取的替换地址与储存在位置信息储存装置中的替换地址相比较，来估计位置信息；一产品测试信息储存装置，其将晶片测试装置输出的第一测试结果，从产品测试装置输出的第二测试结果，以及由位置估计装置估计的晶片上的位置信息彼此相关联地储存；以及故障分布映射装置，其根据第一测试结果、第二测试结果、位置信息，通过把晶片测试装置确定为有故障的那些半导体存储器的位置信息与由产品测试装置确定为有故障的那些半导体存储器的位置信息相结合，来形成故障分布图；其中根据该故障的分布来确定故障成因。
根据本发明第四方面的半导体器件生产系统是一种根据所生产的半导体器件的测试结果估计故障成因的位置的系统，包括位置信息读取装置，其在半导体器件被密封入封装中后用电子方法读取预先写入半导体器件的预定电路中的芯片数据；一位置信息提取装置，其根据该晶片数据提取晶片处理中的半导体器件的批号、在该批次中晶片的晶片号以及晶片上的位置信息；和一故障成因确定装置，其通过将分割前和分割后的各测试结果组合为单个故障分布，来确定在将晶片分割为芯片后发生故障的成因。
根据本发明第五方面提供的故障分析装置与晶片位置相关地显示将晶片分割为多个半导体存储器芯片之前和之后的故障分布。
根据本发明的第六方面提供的故障分析装置包括芯片位置分析装置，其估计晶片上芯片的位置；一故障分布映射装置，其形成有故障的半导体芯片的分布图；以及故障成因确定装置，其从上述分布中确定故障的成因。
根据本发明的第七方面提供的半导体器件生产方法包括如下步骤根据用其地址储存在由一块晶片分割成的各半导体存储器芯片中的冗余电路进行替换的替换地址，来估计这些半导体存储器芯片在晶片上的位置信息。
根据本发明的第八方面提供的一种半导体器件制造方法包括一晶片加工步骤，用于通过多个工艺步骤在晶片上形成半导体器件；一晶片测试步骤，其检查晶片状态中的半导体器件；一组装步骤，其将晶片切割为半导体器件的芯片，并且仅将那些已经通过了测试的芯片密封在封装中；一组件测试步骤，其测试在封装状态中的芯片，并选择无缺陷的芯片；一芯片数据读取步骤，其用电子方法读取预先储存在那些被组件测试步骤确定为有故障的半导体器件中每一个的预定电路中的芯片数据；以及一位置信息提取步骤，其根据该芯片数据提取位置信息，该位置信息包括晶片加工步骤中相关半导体器件的批号、在该批次中有关晶片的晶片号以及该晶片中有关芯片的坐标的位置信息。
这样，根据本发明，因为对被确定为有故障的组件的芯片位置信息根据保持在该芯片中的芯片数据进行了分析，所以可以很快地知道在晶片加工中造成半导体器件故障的生产装置或加工步骤。此外，从给出了晶片在批次中的位置和芯片在晶片中的位置的信息可以精确地确定故障的成因，从而可以快速地修正出现异常的生产装置或加工步骤，并且迅速提高芯片的产量。此外，通过用LSI测试装置等电读取半导体器件的芯片数据而无需去掉密封封装的树脂，并且通过将这样读取的芯片数据与寄存的晶片上芯片的批次信息、晶片信息以及位置信息相关联，就可以得到故障分布图形。因此，可以在短期内对大量的半导体器件进行分析，来估计在晶片加工工艺中出现异常的生产装置或出现故障的工艺步骤。因此能够保证稳定地生产半导体器件。
图1是显示根据本发明第一实施例的半导体器件生产系统的结构的框图；图2是显示根据本发明第一实施例的半导体器件生产系统操作的流程图。
图3显示了图1中的晶片生产流水线20的特定结构；
图4显示了图1中的生产历史信息文件21的结构的优选实施例；图5显示了图1中晶片测试信息文件23结构的优选实施例；图6A是根据第一实施例的半导体器件生产系统中在晶片上形成的芯片信息存储电路第一种结构的示意图；图6B是根据第一实施例的半导体器件生产系统中在晶片上形成的芯片信息存储电路第二种结构的示意图；图7显示了图1中组件测试信息文件28的结构的优选实施例；图8显示了图2中故障分布映射步骤SA24和故障成因确定步骤SA25的详细流程图；图9显示了图1中故障分布数据库35中储存的一些故障芯片的分布图形；图10显示了图1中故障分布数据库35中储存的一些故障芯片的分布图形；图11显示了根据本发明第一实施例的半导体器件生产系统的结构的框图；图12显示了根据本发明的替换地址确定装置2指示切断熔丝位置所依据的熔丝地址的格式；图13显示了熔丝电路结构的优选实施例，通过该熔丝电路设置一个冗余字线的的地址；图14显示了一列表格式的文件，其中按照冗余字线的顺序描述了熔丝开始号；图15显示了替换地址确定装置2输出的中间文件的结构；图16显示了替换地址确定装置2输出的冗余地址表的格式；图17显示了存储单元阵列和冗余存储单元阵列的结构；图18显示了图1中LSI测试装置提取冗余地址的流程图；图19是替换地址读取装置41输出的替换地址信息文件43的结构图；图20显示了组件测试装置27输出的组件测试信息文件28的结构；图21显示了故障分布映射装置32输出的故障芯片分布表的结构；图22是在晶片加工后从半导体器件的芯片的熔丝地址生成每个芯片的与批号、晶片号和芯片号相应的冗余地址的流程图；图23显示在现有技术中分析所发现故障的步骤；图24显示在现有技术中分析所发现故障的另一步骤；图25示意性地显示一晶片的表面，其中显示了被确定为有故障的半导体器件的位置；图26显示了船形运送器(用于支持多个晶片的容器)中侧立着的晶片；图27显示一晶片的表面，其中显示了被确定为有故障的半导体器件的位置。
图1是本发明第一实施例的半导体器件生产系统的示意图，图2是半导体器件生产系统的流程图。
在图1中，晶片生产线20由用于进行各种半导体工艺的生产装置构成。在图2的加工步骤SA1中，在晶片100的表面上形成晶体管元件和布线以生产出半导体器件。通常，在一个运送器中包含20到50个单元的晶片100，其通过晶片生产线20作为一个处理单位(以下称为批次)运送至晶片生产线20，以在预定的生产装置中接受预定的加工步骤。给予每个批次预定的晶片加工批次号(此后若无其它规定，均称为批号)。
在运送器上表示给定的批次号，并且记录在生产历史信息文件21中。在生产历史信息文件21中，如图4所示，储存有要生产的半导体器件的产品名称、加工这些晶片的加工步骤的名称、加工步骤的时间(生产时间和日期)、用于加工步骤的设备号(制造机器)、加工步骤的生产条件、规格数目等。这里，在后面要提到的制造历史信息文件21和晶片测试信息文件23以及组件测试信息文件28中，在一行中的信息被称为一个“记录”。
图3显示了晶片生产流水线20的具体结构。晶片生产线20包括抗蚀剂涂覆装置20a；曝光装置20b；显影装置20c；腐蚀装置20d；离子注入装置20e；膜淀积装置20f；CMP(化学机械抛光)装置20g；清洗装置20h等。在很多情况下，对20a～20h的每个生产装置，通常是安装多个相同类型的装置来提高半导体器件的产量，其中每个生产装置被赋予一个自身的机器号(第1号、第2号、…)。
通过传送装置20j在生产装置20a到20h之间传送晶片100，并且按照预定的顺序执行加工过程SA1。在该步骤中的加工历史通过通信线路20k储存在生产历史信息文件21中。
返回到图1，在晶片生产线20中生产的晶片100的表面，将多个半导体器件以栅格的形式进行布置。以下，半导体器件在装配入封装中之前称为半导体芯片，或简称为芯片。晶片测试装置22测试已形成了半导体芯片的晶片的电气特性，在该测试所用的方法中，探头与形成在每个半导体芯片上的输入输出焊盘接触，并且施加预定的测试信号以判断输出是在预定标准内(PASS(合格))还是在规格外(FAIL(失败))。
每个半导体芯片被给予在晶片上的坐标或序列号，称为芯片号。晶片测试装置22在晶片测试步骤SA2(图2)中的测试结果与相应的芯片号一起储存在晶片测试信息文件23中。晶片测试信息文件23如图5所示，储存芯片信息以及测试信息。其中芯片信息包括产品名称、批号、晶片号、芯片号，而测试信息包括测试项目、测试日期和时间、用于测试的晶片测试装置22的编号(测试机器号)、测试条件或规格号、测试结果、全面的判断结果(合格/失败)等。
在步骤SA3中，被晶片测试装置22判断为失败的芯片被例如选择装置24标出，并且在下面的步骤中废弃。在完成整块芯片100测试后，处理继续执行故障分布映射步骤SA11、故障成因确定步骤SA12和故障成因消除步骤SA13。这些步骤与第一现有技术是相同的。
在步骤SA3中，芯片信息写入装置25将芯片号等写入被晶片测试装置判断为合格的各芯片中(参见图2中的SA4)。每个芯片形成有如图6A或6B所示的芯片信息存储电路，其中图6A显示了采用非易失性存储单元EP1至EPn的例子，而图6B显示了采用熔丝单元FP1至FPn的例子。
图6A显示的芯片信息存储电路采用非易失性存储单元EP1至EPn和读/写电路ED1到EDn构成。当选择信号SEL为有效时，使读/写电路ED1到EDn工作。在写入模式中，芯片信息可以通过用探头等将预定信号加到数据总线DO1至Don上的方式写入非易失性存储单元ED1到EDn中。在读取模式中，储存在非易失性存储单元EP1至EPn中的芯片信息通过读/写电路ED1到EDn读到数据总线DO1至Don上。
图6B显示的芯片信息存储电路由熔丝单元FP1至FPn和读/写电路FD1到FDn构成。在写入模式中，芯片信息可以通过用光切断装置3切断/不切断熔丝单元来写入(参考图11)。在读取模式中，选择信号SEL有效，使读/写电路FD1到FDn工作，结果使得储存在熔丝单元FP1至FPn中的芯片信息通过读/写电路FD1到FDn读到数据总线DO1至DOn上。
返回来参考图1和图2，在上述步骤中完成处理的各晶片100通过多个设置在封装装配装置26中的切割装置切割成多个芯片。被晶片测试装置22判断为合格的那些芯片中的每个芯片由封装装配装置26安装在引线框上并用树脂等密封(图2，步骤SA5)。此后，用树脂密封的半导体器件将称为组件。根据每个装配步骤的加工单元给每个组件一个装配批号。此外，在每个封装表面上标上生产批号，该生产批号是将晶片处理批号与装配批号组合而确定的。
每个组件都由组件测试装置27进行直流特性测试(DC测试)、操作测试(AC测试)、加速测试(寿命测试)等(图2中的步骤SA6)。DC测试是确定组件的各端子是否满足预定的DC要求，其在电路电流、高/低输出电压、高/低输出电路等的方面进行。DC测试比AC测试和寿命测试所用的周期短，因此是在后两个测试之前进行的。对于那些在DC测试中被确定为有故障的组件，可以不再进行后面的AC测试和寿命测试。
在AC测试中，将预定模式的信号加到组件上，并确定是否从其输出了想要的信号形式，由此确认组件是否满足理想的功能要求。
执行加速测试是为了消除组件的初始故障，并且包括例如偏压测试(即加上一定时间的高压、高温/低温储藏测试和压力烧煮器(PressureCooker)的测试。
用组件测试装置27执行测试的结果被储存在组件测试信息文件28中。组件测试信息文件28由组件芯片信息和组件测试信息构成，如图7所示。其中组件芯片信息包括产品名称、批号、组件批号、晶片号、芯片号和样品号，而组件测试信息包括测试项目、测试日期和时间、用于测试的组件测试装置27的编号(测试机器号)、测试条件或规格的数量、测试结果、整体的判断结果(合格(PASS)/故障(FAIL))等。但是，在此阶段，未储存芯片号和样品号。
被组件测试装置27确定为无缺陷的组件在步骤SA7中通过选择装置29，并且作为产品30发货(图2中的步骤SA8)。那些已经被确定为有故障的组件被选择装置29给予一个样品号，样品号被储存在组件测试信息文件28的预定记录中。对于每个故障器件来说，其由芯片信息写入装置25写入的芯片号由芯片信息获取装置31读取(图2中的步骤S21)。该芯片号被储存在组件测试信息文件28的与相同序号相应的记录中(见图7)。
当在步骤SA22中确定数据数目不够时，即，当用于形成故障分布图的用于指示的点数少时，就不可能在下一步骤SA25中正确地与故障分布数据库35进行图形匹配操作，结果就会造成对故障成因的不正确评估。为了避免这一点，希望执行与晶片测试信息文件的合并以表示故障的分布(图2中的步骤SA23)。
故障分布映射装置32从晶片测试信息文件23和组件测试信息文件28中检索与判断为“故障”的结果相一致的记录，由此在显示装置33上显示与它们在晶片上的芯片数目的位置相对应的故障分布，并且还累积地显示一个批次的分布，以便为每个晶片号分别显示这种故障分布，并显示不同批号的故障发生率的变化(图2中的步骤SA24)。
故障分布数据库35中储存了故障的分布图以及它们相应的成因和造成这种故障的生产装置和加工步骤。
故障成因确定装置34将故障分布映射装置32所得到的故障分布与在故障分布数据库35中储存的故障分布比较，由此得到故障最可能的成因(图2中的步骤SA25)。
晶片生产线20的生产线管理者根据上述推断检查被判断为故障成因的生产装置和/或加工步骤。如果该故障成因与已经在故障成因消除步骤SA13中在晶片阶段采取措施的故障成因相一致，则处理从步骤SA26进到步骤SA28。如果在步骤SA26中确定没有采取措施，故障成因在晶片生产线20上和晶片加工步骤SA1的位置可被确定，并消除故障成因(图2中的步骤SA27)。
在步骤SA28中，如果在其它测试项目中仍然分析到故障，则处理返回步骤SA22，以重复步骤SA22到SA27，映射其它测试项目的故障分布。如果对于其它测试项目没有再分析到缺陷，则结束故障分析的处理。
现在将参考图8的流程图更详细地说明在故障分布映射步骤SA24和故障成因确定步骤SA25的处理。
在步骤24a中，故障分布映射装置32从组件测试信息文件28和/或晶片测试信息文件23中检索测试信息和芯片信息。
在步骤24a中，故障分布映射装置32将检测到故障的测试项目分类成组，这些组具有不同的批号和不同的晶片号。当针对测试项目来推导晶片数目和发生的故障数目的关系时，可以显示象在图10中显示为图形K和L的图形。该图形可以仅对预定批号显示，也可显示为各批次中故障数目的累计的结果。可以根据这个结果进行分析以确定是否在某个批次中发生的故障与晶片的位置或工艺顺序有依存关系。
在步骤SA24c中，故障分布映射装置32针对在预定批次的每一个晶片、每一个测试项目、每个晶片号和每个芯片号检测到故障的测试项目，重新安排测试项目。
当对每个测试项目推断与芯片数量对应的晶片上位置与故障项目之间的关系、以及发生故障的位置和数量的关系时，故障位置可以与晶片相对应地显示出来，如图9中图形A到D所示。每个故障位置可以只对特定的晶片号显示，或可以显示为在各晶片或批次中发生故障数的累计结果。该结果可用来进行分析以确定发生在特定晶片或特定批次中的故障是否取决于芯片位置。
在步骤SA24d中，故障分布映射装置32对预定的测试项目将故障按照数量来分类成组，每个组有相同的批号、相同的晶片号或相同的芯片号。
通过推断在预定测试项目中发生的故障数目随时间的变化，所发生的故障数目的过程可以按照例如与生产日期和时间的暂时关系显示，如图10的图形P所示。所发生的故障数目可以不仅对特定的批号、晶片号或芯片号来显示，而且可作为在各芯片、晶片或批次中故障数量的累计结果来显示。通过根据该分析掌握故障数目随时间的变化，其将有可能在装置的可替换部分失效或处理液不能再用之前，对晶片生产线20上和晶片加工步骤SA1中进行维护。这样可以防止大量故障的发生，并且可以实现稳定地提供半导体器件。
在步骤25a中，故障成因确定装置34将从故障分布映射装置32得到的故障分布与储存在故障分布数据库35中的故障分布图A、B、…、P…比较，以选择最相近的故障分布图。在故障分布数据库35中，如图9和图10所示，故障分布图A、B、…、P…已经与关于它们相应的成因、需要改进的生产装置和加工步骤等的信息一起储存。
当所选择的故障分布与图形A相似时，确定用于旋涂液体如抗蚀剂和SOG(旋涂玻璃)的装置SA25b可能是故障成因。对于其它故障分布B、…、P…，也可以估计故障成因SA25c到SA25h。
如果产品有简单的结构，如一加速度传感器，生产装置和加工步骤的数量是少的，所以故障的成因可以较为容易地通过了解生产工艺历史和发生故障的组件在晶片阶段的特性数据来确定故障成因，如在第四现有技术中所述的那样。但是，在需要涉及数百个生产装置和数千个加工步骤的半导体器件中，即使可以知道生产过程历史和在晶片阶段的特性数据，也需要相当长的时间来确定故障成因的位置。
相反，根据本实施例，因为可以根据故障分布估计故障成因，可以在短时间内找出故障成因的位置。在因为故障数目太低而不能确定其对应的故障分布时，就可以通过将晶片测试信息文件合并，由故障分布与图形的匹配来正确地做出确定。
在DRAM芯片中的电容元件的电荷保持特性的测量将消耗大量的时间，从而在晶片状态测试这种元件的效率是低的。对于这一原因，将多个组件插入测试板中并被同时测试以由此缩短每个组件的测试时间。对于上述不在晶片阶段检测故障的测试项目类型，就不能用第一现有技术中进行分析，从而不可能容易地在短时间内对那个测试项目估计是哪个生产装置或加工步骤造成了故障。
根据本发明的上述实施例，因为可以根据芯片信息按照在晶片位置和/或晶片上的芯片位置来显示故障分布，所以即使根据组件的测试结果，也可以在短时间内容易地估计造成故障的生产装置或加工步骤。第二实施例图11显示了根据本发明第二实施例的半导体器件生产系统的结构的框图，其中与在第一实施例中对应的那些元件用相同的参考标号来指示，并省略对它们的说明。
在下面的说明中，将假定要生产的半导体器件是诸如DRAM(动态随存取存储器)之类的存储器，其包括多个存储器单元和冗余电路，能够替换具有缺陷的存储单元(以下称为“缺陷单元”)。
将晶片100送到晶片生产线20中，其中晶片受到预定加工步骤的处理，从而在晶片表面上形成多个半导体存储器。
这里，晶片生产线20是指直到将晶片切割为多个芯片的加工步骤为止的一系列加工步骤，并包括所有用于在晶片表面形成晶体管的加工步骤，例如离子注入步骤(杂质注入步骤)、扩散步骤、薄膜淀积步骤、抗蚀剂涂覆步骤、曝光步骤和腐蚀步骤及背研磨步骤。
当在步骤20完成晶片生产线的各步骤时，包括CPU、储存部分和存储器的LSI测试装置1对处于晶片状态的芯片形式的半导体器件进行操作测试(AC测试)和直流特性测试(DC测试)，该测试是根据储存在存储部分中的测试程序进行的。
另外，LSI测试装置1象现有技术中那样测试晶片状态的半导体存储器，并在缺陷单元测试信息文件4中储存表示每个芯片的存储单元阵列(芯片)中的缺陷单元的缺陷单元测试信息(即位图形式的数据)。
替换地址确定装置2根据为每个晶片所接收的位图数据，对字线和位线的组合进行分析，以有效地补救那些在晶片上各芯片中失效的位。
接着，替换地址确定装置2根据从上述分析的结果中得到的字线地址和位线地址，参考具有图12所示格式的熔丝地址文件，为每批晶片生产过程确定分别与字线和位线对应的熔丝地址，以用冗余字线和冗余位线替换字线和位线。
这里，根据提供给晶片阶段的切断装置3的位图数据计算的用于替换的地址被定义为“冗余地址”，而在后面将要说明的从组件中提取的“冗余地址”被定义为“替换地址”。
替换地址确定装置2根据从缺陷单元测试信息文件4接收的缺陷单元的缺陷单元测试信息，确定是否要用冗余电路中的冗余字线和冗余位线替换缺陷单元。更具体地说，替换地址确定装置2对各后续芯片进行分析，以确定冗余字线和冗余位线中哪一个可以使对故障位的修复效率更高(即，进行较少的冗余位线和字线替换)。对晶片上的每块芯片和批次中的每个晶片都要确定冗余地址。
可进行替换的存储单元由那些与冗余字线连接并设置在字线方向上的冗余存储单元区、和与冗余位线连接并设置在位线方向上的冗余存储单元区构成。存在多个这种冗余存储单元区。
例如在多个缺陷单元中有三个是在一条字线上的情况下，如果该字线用冗余字线替换，那么只替换一条线就足够了，但如果用冗余位线来替换，则需要替换三条线。这样用冗余字线的替换效率就更高。当用冗余存储单元替换多个缺陷单元时，替换地址确定装置2确定冗余字线和冗余位线的组合，以便如上所述那样更有效地进行替换。
此外，替换地址确定装置2产生这种熔丝地址，其产生熔丝地址，使得将分别替换作为上述分析结果而选择的字线和位线的冗余字线和冗余位线具有与相应的字线和位线相同的地址。
更具体地说，冗余字线和冗余位线各具有地址设定电路，其包括多个用于设置冗余地址的熔丝，在后面将要更详细地说明。通过切断与想要的地址对应的预定熔丝，可以任意设置冗余地址。
替换地址确定装置2产生熔丝地址，其根据要替换的字线和位线的地址数据，指定要切断的熔丝，并向切断装置3输出这样产生的地址。另外，替换地址确定装置2将该熔丝地址储存在熔丝信息文件5中。
替换地址确定装置2向切断装置3输出该熔丝地址文件并将其储存在熔丝信息文件5中。
芯片位置分析装置42产生图14所示的列表格式的文件，其表示冗余电路中熔丝的分类，即那些构成各组设定冗余字线和冗余位线地址的熔丝所具有的数目。然后芯片位置分析装置42将数据与上述熔丝地址文件相关地储存在冗余地址表文件44中。
切断装置3接着根据储存在熔丝地址文件中的接收数据，对于晶片加工步骤中批次内的每块晶片，连续地通过激光将晶片上各芯片中冗余电路的熔丝切断。
在这种情况下，如上所述，替换地址确定装置2向图11所示的切断装置3输出根据从LSI测试装置1测试结果得到的位图产生的预定批次的熔丝地址文件，并将该熔丝地址文件储存在熔丝信息文件5中。
切断装置3根据接收的熔丝地址文件用激光将各晶片上每个芯片中相应的熔丝切断。
根据该熔丝地址文件，切断装置3用激光为各晶片将晶片上半导体器件的芯片的熔丝切断，以用冗余字线和冗余位线替换字线和位线。
在上述用冗余字线和冗余位线替换字线和位线完成后，各晶片再次由晶片测试装置22对其上的半导体器件的测试，以确认用冗余字线和位的替换是否按计划完成。晶片测试装置22可以是与LSI测试装置1一样的。在该测试中被确定为有故障的芯片将在下一步骤中丢弃。
那些已经被确定为合格的芯片被切割器切割/分离为芯片单元，以芯片为单位用塑料树脂密封到封装中，并用封装装配装置26装配。
组件测试装置27对这些组装后的半导体器件进行测试，这些测试可能在晶片状态时没有进行过。这些测试包括，例如高速操作测试、施加高压的击穿测试、在常温/低温/高温环境下进行的时间较长的加速(寿命)测试，以及其它在晶片状态通过晶片衬底会对别的半导体器件产生干扰的测试。
在上述装配后的测试中，通过选择装置29，从已经在晶片状态的测试项目中被确定为无缺陷的半导体器件中，检测出在另外的测试项目或与它们的装配条件有关的后续测试中被确定为有故障的半导体器件。
在此阶段，已经被确定为有故障的这些组件的封装用样品号做上标记(签印)，这些样品号在相关的批次中是唯一的，并储存在组件测试信息文件28中。
这样，在切断装置3完成用激光切断冗余的熔丝后，晶片测试装置22测试晶片上的每块芯片。
在上述测试中那些再次检测出位故障的芯片在下一步骤中被作为不可修复故障的芯片而被废弃。
这样，那些用冗余电路修复的半导体器件芯片被密封在封装中并被装配起来。在这种情况下，在封装的表面上打上组件批号、产品名称等。
然后，由组件测试装置27对这些组件进行在晶片阶段没有做过的测试，即高速操作测试、施加高压的击穿测试、在常温/低温/高温环境下进行的时间较长的加速(寿命)测试，以及其它在晶片状态通过晶片衬底会对别的半导体器件产生干扰的测试。
在装配后的这种测试中，从已经在晶片状态的测试中被确定为无缺陷(合格)的半导体器件中检测出在另外的测试项目中被确定为有故障的半导体器件。
接着，通过替换地址读取装置41从故障组件中提取替换地址，以为每个芯片建立替换地址信息文件43，如图19所示。
然后，进行故障分析以改进产量。为了这个目的，由故障成因确定装置34使用已经被确定为有故障的组件进行分析，从而确定在晶片加工工艺中哪个工艺步骤造成了故障。
在这种情况下，由于可以根据故障分析数据库35中的故障图从批次中的晶片位置信息和晶片中的故障发生的图形(位置信息)识别异常的工艺步骤，故障成因确定装置34利用这一事实来估计晶片加工步骤中的哪个工艺步骤造成了芯片中的故障。
因此，对于上述异常加工步骤的识别而言，就需要得到在半导体器件的批次中的晶片位置信息和在那个晶片上的芯片位置信息。
已经由选择装置29确定为合格的那些组件作为半导体存储器的成品30发货。
下面将参考图11说明半导体存储器的生产中的故障分析步骤的概况。在生产半导体存储器时，下面将说明的故障分析是与生产步骤不同步的。
替换地址读取装置41对于在组件测试过程中增加的测试项目的测试中被确定为有故障的组件进行滚动式调用(roll call)(在下面将予以说明)，由此提取替代地址。在这种情况下，组件测试装置27可以取代替换地址读取装置41，通过改变组件测试装置27中的测试程序，用于从地址读取装置41中读取替换地址。
芯片位置分析装置42为每个在装配后的测试中被确定为有故障的组件，从替换地址信息文件43中读取替换地址的数据，并从图11所示的储存在冗余地址表文件44的冗余地址表中，检索与在上述替换地址数据中描述的替换地址的组合相一致的芯片号。
此外，芯片位置分析装置42在组件测试信息文件28内的与其样品号彼此一致的那个记录(存储区域)中储存所检索的芯片信息。
在图20所示的组件测试信息文件28中，指示了每个密封在封装内的半导体器件的样品号、在晶片工艺后的各半导体器件芯片的晶片号和芯片号的关系。
在替换地址信息文件43中的每个记录包含了关于样品号的信息。
因此，芯片位置分析装置42从替换地址信息文件43的记录中提取出上述样品号。
然后，芯片位置分析装置42将该样品号与从冗余地址表中检索的芯片号相关地写入组件测试信息文件28中，并与具有此样品号的半导体器件的冗余地址的组合相对应。
这里假定芯片位置分析装置42已经检测到在冗余地址表文件44的冗余地址表中描述的晶片加工批号“CB95-3030”、晶片号“01”和芯片号“06,31”的冗余地址的组合{X/3,4,A,C,D,…,Y/1,5,7,8,A,…}，与在替换地址信息文件43中对应于样品号“1”的记录处说明的替换地址组合{X/3,4,A,C,D,…,Y/1,5,7,8,A,…}相一致。
这里，[X/3,4,A,C,D,…]表示字线冗余地址的组合，而[Y/1,5,7,9,A,…]则表示位线冗余地址的组合。
在这种情况下，芯片位置分析装置42检测在装配后的封装中密封的样品号为“1”的半导体器件为晶片工艺批号“CB95-3030”、晶片号“01”和芯片号“06,31”，并将样品号“1”与工艺批号“CB95-3030”、晶片号“01”和芯片号“06,31”的字符串相关联地储存在组件测试信息文件28中。
更具体地说，如图20所示，芯片位置分析装置42在组件测试信息文件28中将表示晶片工艺的批号储存在区域R401中，作为用于项目“晶片步骤批号”的数据，将表示在装配工艺中的批号的字符串“35er008”储存在区域R402中作为用于项目“组件批号”的数据，将一标识符“W”和晶片号“01”的字符串储存在区域R403中作为用于项目“晶片号”的数据，将芯片号“C06,31”的字符串储存在区域R404中作为用于“芯片号”的数据，而将装配后的半导体器件的样品号的字符“1”储存在区域R505中，作为用于项目“样品号”的数据。
故障分布映射装置32进行统计处理以根据图20的组件测试信息文件28进行分析，从而确定在晶片工艺中哪个加工步骤造成了每个具有故障特征的半导体器件的故障。
更具体地说，故障分布映射装置32从图20的组件测试信息文件28中读取每个晶片的芯片号，并根据包含在这些芯片号中的位置坐标来生成图21的故障分布表。
在这种故障芯片分布表中，由识别符“W”和晶片号“01”构成的字符串显示在区域R601中，将表示晶片中的垂直方向芯片坐标的字符串“5”到“15”储存在区域R602中，而将表示晶片中的水平方向芯片坐标的字符串“10”到“35”储存在区域R603中。
当在图21所示的芯片分布表上显示具有批号“CB95-3030”、晶片号“01”和芯片号“06,31”的1号样品的半导体器件时，因为芯片号“06,31”的字符串中的“06”表示芯片的纵坐标，而“31”表示芯片的纵坐标，故障分布映射装置32在这些坐标的位置处记述标记R605。
类似地，当在如图21所示的芯片分布表上显示具有批号“CB95-3030”、晶片号“01”和芯片号“06,32”的2号样品的半导体器件时，故障分布映射装置32在相应的位置处记述标记R606。这些标记R605和R606指示故障芯片。该分布表由故障分布映射装置32显示在显示装置33上。
此外，故障分布映射装置32通过将芯片分布表叠加来检测在晶片上有故障的芯片集中在何处，其中每个表都是对每个批次中相应的一个晶片生成的。可能会有这样一种情况，其中在故障分布表中故障数太低而不能识别特定的分布图。在这种情况下，组件测试信息文件28可与关于晶片阶段的测试项目而产生的晶片测试信息文件23合并，以得到故障分布。通过这样做，增加了故障分布图形的信息量，从而使故障分布图形的识别更为容易，结果将减少对故障成因不正确判断的概率。
然后，故障成因确定装置34将对每个批次相互叠加的在芯片分布表中的标记图形与已经储存在故障分布数据库35中的对于可能造成故障的加工步骤是特有的晶片故障图形比较。根据比较结果，故障成因确定装置34确定故障成因存在于其故障图形是最相近的加工步骤中，并在显示装置33上显示每个批次的相互叠加的芯片分布表的标记图形，以及上述确定结果得到的加工步骤名称。
在这种情况下，通过在上述芯片分布表中将完成晶片加工后出现故障的晶片上的晶片状态半导体器件的分布包括进去，并通过将这种分布与加工步骤中故障成因的确定中使用的故障图形进行比较，就可以对有故障的加工步骤进行更精确地分析。
现在将逐个说明在这里使用的文件格式。
替换地址确定装置2输出到切断装置3的熔丝地址具有例如如图12所示的格式。
在区域R1中记述字符串“产品名称”，而识别符的字符串“批名称”和批号的字符串“批号”在区域R2中，记为字符串“批号”，“批名称”。
在区域R3中识别符“W”和晶片号“XX01”，记为识别符的字符串“WXX01”。
接着上述区域，在一行区域R4,R5，…中，分别按照具有上述晶片号的晶片上芯片的顺序将识别符“F”和Vref熔丝号“Y101”,“Y102”记为字符串“FY101”,“FY102”，…。
在区域R6中记有芯片号，其字符串由识别符“C”和芯片号“A001”构成。
接着这个区域，在一行区域R7,R8，…中，分别对各芯片按照它们序号(用于行熔丝号的一系列熔丝地址)的顺序记述表示被切断的熔丝号的行熔丝号。这些字符串由识别符“F”和熔丝号“B101”,“B102”，…构成。这些行熔丝号对应于冗余电路中的熔丝以设置冗余字线的地址。在这种情况下，每个字符串用“；”彼此分开。
类似地，在一行区域R9,R10，…中，分别对各芯片按照它们序号(用于行熔丝号的一系列熔丝地址)的顺序记有表示被切断的熔丝号的行熔丝号。这些字符串由识别符“F”和熔丝号“C101”,“C102”，…构成。这些列熔丝号对应于用于设置冗余位线的地址的冗余电路中的熔丝。
在区域R11中记有识别符“C”和芯片号“A002”构成的字符串，作为表示下一芯片号的字符串。
然后，在一行区域R12至R15中，按照上述顺序记述芯片号、行熔丝号和列熔丝号。
接着上面，在区域R16中记述表示第一块晶片芯片号、行熔丝号和列熔丝号结束的识别符的字符串“/E”，作为晶片信息的终止分隔符。
在区域R17中，记有表示下一晶片号的识别符“W”和晶片号“XX02”的字符串。
接着上述区域，在例如区域R18到R24中，按照在对上述序号为“XX01”说明中的方式，记有晶片号为“XX02”的第二晶片上各芯片对应的Vref熔丝号、行熔丝号和列熔丝号，在区域R25中，记有显示晶片信息终止分隔符“/E”的字符串。
以相同的方式，在区域R2中顺次记有批号为“批次名”的批次的晶片中各熔丝号。
在上面的说明中所引用的熔丝号代表如图13所示的熔丝号。图13是显示用于将一地址设置为一个冗余字线的熔丝电路的结构。通常，提供多个冗余字线。出于简洁的目的将字线的地址信号用四个地址信号A0到A3来表示。实际的地址信号根据存储器容量和存储器布局的类型而有不同。每个冗余位线的熔丝电路具有与图13所示相似的结构。
在图13中，图12中的行熔丝号对应于熔丝F101到F108。
更具体地说，通过图中未示出的译码器向n-沟道MOS(金属氧化物半导体)类型的晶体管TR1到TR8中相应的晶体管的栅极提供从外部接收地址信号A0，作为由该地址信号A0及其反相的地址信号A0B构成的互补信号。例如，将地址信号提供给晶体管TR1的栅极，而将地址信号A0B提供给晶体管TR2的栅极。
熔丝F101的一端与晶体管TR1的漏极连接，而熔丝F101的另一端通过电阻RR与预定电压的电源连接。类似地，熔丝F102-F108的一端分别与晶体管TR2到TR8的漏极连接，而熔丝F102-F108的另一端通过电阻RR与预定电压的电源连接。
晶体管TR1到TR8的源极接地。熔丝F101-F108的另一端与电阻的结点与反相器M1的输入端连接。反相器M1与另一反相器M2一起执行字信号WD的电平判断和波形整形。
例如，在替换地址确定装置2根据由LSI测试装置1测试的晶片号“0001”的位图确定地址信号{A3,A2,A1,A0}为{0,0,1,1}的字线由冗余字线替换的情况下，该替地址确定装置从上述地址信号{0,0,1,1}产生熔丝地址。
更具体地说，当收到地址信号{0,0,1,1}时，替换地址确定装置2从熔丝F101-F108中选择要切断的熔丝，从而字线WD变为“H”电平。
当收到地址信号{0,0,1,1}时，那些取“H”电平的地址信号的地址位是地址位{A3B,A2B,A1,A0}。在这种情况下，与地址位{A3B,A2B,A1,A0}互补的地址位{A3,A2,A1B,A0B}取“L”电平，从而晶体管TR2,TR4,TR5和TR7处于截止状态，不导通电流。
这样，当与那些在它们的栅极接收地址位{A3B,A2B,A1,A0}的晶体管连接的熔丝被切断时，电流路径消失了，结果即使当晶体管TR1,TR3,TR6和TR8导通时，也没有电流和字线信号WD取“H”电平。
因此，替换地址确定装置2选择熔丝号{F108,F106,F103,F101}的串，作为用于用冗余字线替换与地址信号{0,0,1,1}对应的字线的熔丝地址。
当要被替换的另一字线与地址信号{1,0,1,0,}对应时，替换地址确定装置2选择熔丝号{F115,F114,F111,F110}的串，作为用于以冗余字线替换的熔丝地址。
类似地，为了用冗余位线替换位线，替换地址确定装置2根据上述位图产生熔丝号{FC101,FC102,FC103,FC104}，以提供与要被替换的位线地址对应的冗余位线。
为了保证在内部用于半导体存储器的供电电压(内部供电电压)等于预定电压，半导体存储器产生内部供电电压，并根据该参考电压产生内部电源电压。这种参考电压Vref是根据晶体管的阈值电压Vt产生的，但是这种阈值电压一般根据生产线的加工步骤而改变。因此需要用LSI测试装置1测量阈值电压Vt，并进行调节，以使参考电压Vref变为与预定电压相等。这种获取预定电压的调节也通过切断熔丝进行。
更具体地说，替换地址确定装置2确定那些要被切断的熔丝的Vref熔丝号串，为每个半导体器件芯片，根据由LSI测试装置1测量的阈值电压Vt获得预定的参考电压Vref。这种Vref熔丝号串是对每个芯片形成的，例如对芯片号为“CA001”的号串为{FY101,FY102,FY103,FY104,…}。
在对于图12中的行熔丝号“…；行熔丝号(F101)；行熔丝号(F103)；行熔丝号(F106)；行熔丝号(F108)；行熔丝号(F110)；行熔丝号(F113)；行熔丝号(F114)；行熔丝号(F115)；…；”的熔丝号串被记述为一系列熔丝地址时，替换地址确定装置2必须连续地输出熔丝号串。
由于这个原因，芯片位置分析装置42产生如图14所示的列表形式的数据，其中与要替换的字线对应的行熔丝号串中起始行熔丝号、以及与要替换的位线对应的列熔丝号串中起始列熔丝号按照所用的冗余字线或冗余位线的顺序设置。芯片位置分析装置42将该表格形式的数据储存在冗余地址表文件44中。
在这种情况下，列熔丝号被设置为从F501开始，并按照与行熔丝号相似的方式表示各由四个位构成的地址信号。
此外，熔丝号F101到F108形成了组GR1，而熔丝号F109到F116形成了组GR2,…，熔丝号F501到F508形成了组GL1，熔丝号F509到F516形成了组GL2。
在这种情况下，F501,F502,F503,F504，…对应于FY101,FY102,FY103,FY104，…
这样，如图14所示，在区域R51中记有表示组GR1的起始熔丝是熔丝F101的字符串[第1行熔丝号“F101,GR1”]。在区域R52中记有表示组GR2的起始熔丝是熔丝F109的字符串[第1行熔丝号“F109,GR2”]。
以相似的方式，与要用于冗余字线替换的熔丝对应，记下构成各组的起始熔丝号。
在图14中，在区域R51中记有表示组GL1的起始熔丝是熔丝F501的字符串[第1列熔丝号“F501,GL1”]。在区域R62中记有表示组GL2的起始熔丝是熔丝F509的字符串[第1行熔丝号“F509,GL2”]。
以相似的方式，与要用于冗余字线替换的熔丝对应，记下构成各组的起始熔丝号。
芯片位置分析装置42使用在图14的列表中所描述的起始熔丝号将图12所示的行熔丝号的熔丝地址串和列熔丝号的熔丝地址串划分为熔丝地址组，每个组由要切断的行熔丝号或要切断的列熔丝号构成。
此外，芯片位置分析装置42处理图12中所示的熔丝地址文件，以产生图15所示的中间文件。如图15所示，该中间文件是通过在图12的熔丝地址文件中重新安排用“；”分开的字符串，以便它们在单行中描述。这里，上述熔丝号F101到F108和F501到F508用于行熔丝号和列熔丝号。
替换地址确定装置2从上述中间文件中产生冗余地址。
在这种情况下，每个冗余地址表示已经用冗余字线和冗余位线替换的字线和位线地址。
芯片位置分析装置42根据储存在冗余地址表文件44中的列表格式的数据，将图15所示的中间文件中的熔丝地址串划分为熔丝地址组，每个组由要切断的行熔丝号或要切断的列熔丝号构成。
例如，芯片位置分析装置42将由要被切断的熔丝的行熔丝号构成的熔丝地址串分成组GR1{F108,F106,F103,F101}，组GR2{F115,F114,F111,F110}，…然后，芯片位置分析装置42执行处理步骤，以将通过划分得到的各组熔丝地址转换成冗余地址。
例如，芯片位置分析装置42将组GR1的行熔丝号的组GR1{F108,F106,F103,F101}中的奇数熔丝号转换为“1”，而将组中的偶数熔丝号转换为“0”。
类似地，芯片位置分析装置42将其它组的划分的熔丝地址转换为数据“0”和“1”。
然后，芯片位置分析装置42将从上述得到的组GR1{0,0,1,1}，组GR2{1,0,1,0}，…分别转换成它们的十六进制表示，以得到组GR1{3}，组GR2{A}，…的冗余地址。类似地，芯片位置分析装置42将组GL1{1,0,1,0}，组GL2{0,0,0,1}，…分别转换成它们的十六进制表达，以得到组GL1{A}，组GL2{1}，…的冗余地址。
下面，将说明将熔丝地址文件数据转换为替换地址的方法。
芯片位置分析装置42例如对批次中的每个晶片产生具有图16所示格式的冗余地址表。这个冗余地址表显示了冗余地址与批号之间、以及与晶片号和芯片号之间的关系。
芯片位置分析装置42将产生的冗余地址表储存在冗余地址表文件44中。
如图16所示，表示该冗余地址表的生成日期的年、月、日的字符串“XXXX”在用于项目“日期”的区域R60中记述。该晶片在晶片工艺中所属的批号在项目“批号”的区域R61中记为字符串“CB95-3030”。该项目“批名”与图12中的“批号”，“批名称”对应。
上述批号的批次中晶片号在项目“晶片号”的区域R62中记为字符串“W0001”。该项目“晶片号”与图12中的识别符“W”以及批号“XX01”的项对应。
表示芯片在上述晶片中的坐标的芯片号在用于项目“芯片名”的区域R63中记为字符串“C06,31”。该项目“芯片名”对应于图12中的识别符“C”以及芯片号“A001”的项。
在用于项目“Vref号”的区域R64中，将基于用于对芯片号为“C06,31”的芯片电压Vref值进行调节的熔丝地址的值记为字符串“4”。
在区域R65中，记有表示组GR1的字符串“GR1”(其为写入了冗余地址(要被替换的字线的地址)的熔丝组的编号)和表示上述冗余地址的字符串“3”。更具体地说，如从前面关于熔丝地址的说明中可以理解的，在组GR1中的熔丝被切断，以便表示将被替换的字线的地址“3”，结果与该组GR1对应的冗余字线的地址变为“3”，由此用冗余字线替换该字线。
类似地，在区域R66中，记有表示作为熔丝组数目的组GR2的字符串“GR2”，其为写入冗余地址中的熔丝组的号，还记有表示上述冗余地址的字符串“A”。
此外，在区域R67中，记有表示作为熔丝组数目的组GR3的字符串“GR3”，其为写入冗余地址中的熔丝组的号，还记有表示在该熔丝组中冗余地址线未被使用的字符串“-”。
对于组GR4及其后的每个组，按与GR1到GR3相同的方式，在使用的组号下面显示一冗余地址的字符串，而在未使用的组号下面显示字符串“-”。
在区域R68中，记有表示组GL1的字符串“GL1”(其为写入了冗余地址(要被替换的位线的地址)的熔丝组的编号)和表示上述冗余地址的字符串“A”。更具体地说，如从前面关于熔丝地址的说明中可以理解的，在组GL1中的熔丝被切断，以便表示将被替换的字线的地址“A”，结果与该组GL1对应的冗余位线的地址变为“A”，由此用冗余位线替换该位线。
类似地，在区域R69中，记有表示作为熔丝组数目的组GL2的字符串“GL2”，其为写入冗余地址中的熔丝组的号，还记有表示上述冗余地址的字符串“1”。
对于组GL3及其后的每个组，按与GR1到GR3和组GL1到GL2相同的方式，在使用的组号下面显示一冗余地址的字符串，而在未使用的组号下面显示字符串“-”。
在用作项目“芯片名”的区域R71中，记下表示下一芯片号的字符串“C06,32”。
在用于项目“Vref号”的区域R72中，将基于用于对芯片号为“C06,32”的芯片电压Vref值进行调节的熔丝地址的值记为字符串“5”。
然后，以类似的方式，按照冗余字线和冗余位线的顺序，分别记有芯片号为“C06,32”的芯片的冗余地址和将这些冗余地址分别写入的熔丝组的编号。
以此方式，相对于所有在与该文件对应的晶片上的半导体器件芯片，将与表示芯片位置(坐标)的芯片号对应的冗余地址记述在上述冗余地址表中。
在这种情况下，与每个芯片号对应的冗余地址的组合表示对应于在晶片工艺中的批号、晶片号和芯片号的数据。
更具体地说，冗余地址的组合是从表示芯片中缺陷单元的地址的位图中生成的组合，即要替换的字线和位地址的组合，并且因此随每个芯片而不同的概率非常高。换言之，可以说对于一批中的所述芯片来说，具有相同冗余地址的半导体器件芯片共存的概率几乎为零。
其原因如下，为了要将在第“01”号晶片上的芯片号为“C06,31”的芯片和在第“01”号晶片上的芯片号为“C06,32”的芯片被确定为相同的芯片，它们的用于字线的冗余地址和用于位线的冗余地址必须彼此相同。
例如，如果在上述芯片号为“C06,31”的区域R70中描述的组GR7在芯片号为“C06,32”的相应区域中为除了“4”以外的字符串或字符串“-”，则确定芯片号为“C06,31”的芯片和芯片号为“C06,32”的芯片是不同的芯片。
此外，为便于说明，在上述说明中假定字线和位线的地址是仅由四个位构成的，但是，实际装置中的位数可以更多。例如，假定半导体器件具有128M位而数据总线为8位宽并设置成四排。在这种情况下，用于表示字线地址的地址信号线数目是12(位0到位11)，而用于表示位线地址的地址线数目是10(位0到位9)。这些信号线被分为信号线组并用于冗余区。
例如，对于表示字线地址的地址信号线，从位0到位11中选择8条线，从而提供28=256个地址，而对表示位线地址的地址信号线则从位0到位9中选择8条线以提供28=256个地址。每个有128个这样的集合，合计有256个集合。数据总线的宽度不限制是8位，而地址信号数也不限于上述数目。
不仅是在本申请中，而且是在通常情况下，例如当从位0到位11的12条地址信号线中选择8条地址信号线来表示字线地址时，与最低有效位对应的地址信号位0在大多数情况下是被排除的。当在排除最低有效位的地址信号线的情况下进行替换时，除了最低有效位外的地址值都相同的的相邻地址被同时替换。当灰尘等造成需要进行替换的故障时，相邻字线或相邻位线出现故障的概率很高。这样，同时替换相邻字线或相邻位线是比较好的。
如上所述，有256个冗余电路集合，其中每个集合可以选择多达256个地址。尽管其取决于生产的结果，当使用多达100个集合的冗余电路时，在大多数情况下器件都将成为合格的。反过来说，电路设计为提供了256个冗余电路集合，则该设计一定是预期将有一半的数量要使用。
如果使器件合格需要10个冗余电路集合就足够了，则提供256个冗余电路集合就过剩了，而且可能是浪费大的设计。如果使器件合格需要300个冗余电路集合，则提供256个冗余电路集合就说明可能在设计阶段准备不足。
现在将进行计算以确定对于100个冗余电路的集合有多少种组合，其中每个集合可以取256个地址中的任何值。从256个集合中选择出的100个集合的组合数表达为A≤256C100=256！/100！ (1)其中C表示“组合”。因为有100个集合，每个集合都可以取256个地址，所以其组合数为B=256100=10(100*log(256))=10800*log2=10240(2)]]>这样，A和B可取的事件数是A×B，其为随机数。但是，上述公式(1)的结果根据修复计算程序的编程方式而改变，该程序是用于确定冗余地址的程序的一部分。尽管对公式(1)的组合数的计算上没有限制，当实际使用冗余电路时，组合数是由补救计算限制的，并且低于从公式(1)得到的组合数(即256！/100！)。例如，当从行地址进行补救计算时，在行一侧的冗余存储器将优先使用，而当列地址进行补救计算时，在行侧的冗余存储器的使用将会很少。因为选择不是完全随机执行的，A的值将根据补救计算执行的方式减少。但是，仍然有至少几百个组合，而A的值将永远不会少于“1”。
即使假定A等于“1”，冗余地址的组合数至少是A×B≥1×B=10240(3)当每个批次上的晶片数是25个、每个晶片具有200个芯片时，在一个批次中的芯片的总数是5000，这与冗余地址组合的数目相比是非常小的。
这样，就象使某个人与其它人区别开的指纹那样，上述冗余地址的组合使得在具有特定批号中的特定批次上的芯片与包括在多个批次中包含的所有芯片区别开。也就是说，可以在众多的芯片中识别一个特定的芯片。
从前面的说明中，可以说即使考虑了批次的数量的情况下，多个芯片具有相同冗余地址组合的概率也几乎为零。
即使当多个芯片具有相同的冗余地址的组合时，可以预计，由于上述原因，这种芯片具有相同组合的数量是非常低的。因此，当检测在晶片工艺的各处理步骤中的异常状况的统计处理是对于所有芯片执行的时候，具有上述组合的芯片数目可以在用于统计处理的计算中作为噪声来处理。
芯片位置分析装置42根据图22的流程图从熔丝信息文件5中为各芯片提取冗余地址。
现在将参考图22所示的流程图说明从熔丝信息文件中为各芯片提取冗余地址的处理。
芯片位置分析装置42包括CPU和存储器，其中CPU根据储存在存储器中的程序来进行处理。
在步骤S101，芯片位置分析装置42从熔丝信息文件5和冗余地址列表文件44中分别读取熔丝地址数据和列表文件数据，并将它们储存在内部设置的存储部分中。
在下一步骤S102，芯片位置分析装置42从所读取的熔丝地址数据中生成如图15所示的中间文件。
接着，芯片位置分析装置42从诸如产品名称和批号等中间文件标题信息中读取例如字符串“产品号“128M/SDRAM(128Mbit同步RAM)””、批号“CB95-3030”，并在步骤S103中将其储存在内部存储部分的预定区域中。
在步骤S104中，芯片位置分析装置42从中间文件中读取一行数据，例如字符串晶片号“W0001”。
在步骤S105中，芯片位置分析装置42确定在步骤S104中读取的字符串是否表示一个新的晶片号。在这种情况下，因为在字符串头部出现的识别符是“W”，芯片位置分析装置42确定其为新的晶片号，并使处理进到步骤S106。
如果识别符是除“W”以外的字符，则芯片位置分析装置42使处理从步骤S105进行到步骤S108。在此步骤S108，芯片位置分析装置42确定是否为不使用熔丝的情况。更具体地说，当确定其为没有任何缺陷单元的合格时或当在整块晶片的表面上发生故障时，就根本不使用熔丝，从而芯片位置分析装置42使处理进行到后面将要说明的步骤S115。在本情况下，因为假定使用了熔丝，在步骤S108后面将执行下面将说明的步骤S109。
在步骤S106中，芯片位置分析装置42从步骤S104中读取的识别符“W”和晶片号“0001”的字符串中提取晶片号“0001”。并将此晶片号“0001”储存在上述存储部分的预定的区域中。
在下一步骤S107中，芯片位置分析装置42从中间文件中读取一行数据，即识别符“F”和Vref熔丝号“Y101”的字符串。
然后，芯片位置分析装置42确定所读取的字符串，即识别符“F”是否与表示晶片信息结束的识别符“/E”的字符串一致。在本情况中，因为识别符“F”和Vref熔丝号“Y101”的字符串与识别符“/E”的字符串不一致，芯片位置分析装置42确定所读取的字符串与识别符“/E”不同，并使处理进到步骤S109。
在该步骤S109中，芯片位置分析装置42连续地读取表示熔丝号的识别符“F”和Vref熔丝号“Y102”…的字符串，用于设置电压Vref的电平，直到达到表示芯片号的字符串为止，并在检测到字符串“芯片号”时，将所有读取的Vref熔丝号“Y101”“Y102”…储存在存储部分的预定的区域中，并读取在芯片号行上的字符串，即字符串“C”和芯片号“A001”。
然后，芯片位置分析装置42从识别符“F”和芯片号“A001”的字符串中的芯片号“A001”，并将该芯片号“A001”储存在存储部分的预定的区域中。
接着，在步骤S110，根据储存在上述存储部分的Vref熔丝号“Vref熔丝号“Y101”、Vref熔丝号“Y102”…”的串的组合，形成Vref号。在Vref号和熔丝号串的组合之间的关系已经储存在存储部分中。
在下一步骤S111，芯片位置分析装置42从中间文件中读取一行数据，即字符串“行熔丝号F101”。
然后，芯片位置分析装置42确定接着上面的芯片号读取的字符串是不是结束标识符“/E”。
在这种情况下，因为所读取的字符串“行熔丝号F101”不是结束标识符“/E”，芯片位置分析装置42确定所读取的字符串不是“/E”，并使处理进行到步骤S112。同时，当除了那些用于设置电压Vref的电平的熔丝外没有再使用其它熔丝时，读取标识符“/E”并且在步骤S111所确定的结果将是“是”。在这种情况下，芯片位置分析装置42使处理进行到步骤S116，其中执行与后面的步骤S113相似的处理，然后处理进行到后面将要说明的步骤S115。
在步骤S112中，芯片位置分析装置42连续地读取熔丝号“行熔丝号F101”、“行熔丝号F103”、…“列熔丝号F501”、“列熔丝号F503”、…，直到检测到表示下一芯片号的字符串为止，根据列表文件将这些熔丝号分为分别与冗余字线和冗余位线相应的熔丝组，并从每个熔丝组中产生冗余地址。
例如，芯片位置分析装置42根据列表格式数据划分熔丝号串{F101,F103,F106,F108,F110,F113,F114,F115,…,F501,F503,F506,F507,F509,F512,F514,F516,…}，然后重新排列熔丝号以由此形成熔丝组GR1{F108,F106,F103,F101}，熔丝组GR2{F115,F114,F113,F110},…，熔丝组GL1{F507,F506,F503,F501}，熔丝组GL2{F516,F514,F512,F509},…。
然后，芯片位置分析装置42将在组GR1,…,GL2，…中的各奇数熔丝号和各偶数熔丝号分别转换为数据“1”和数据“0”，以形成组GR1{0,0,1,1}，组GR2{1,0,1,0},…，组GL1{1,0,1,0}，组GL2{0,0,0,1},…。
然后，芯片位置分析装置42将组GR1,…,GL2，…中的各位串转换为16进制数，以形成冗余地址，作为组GR1{3}，组GR2{A},…，组GL1{A}，组GL2{1},…。
芯片位置分析装置42然后使处理进行到步骤S113。
在步骤S113中，芯片位置分析装置42将所得到的冗余地址的组合写入图16的冗余地址表中，该冗余地址表与芯片号“A001”、即芯片号“C06,31”对应地储存在冗余地址表文件44中。
在这种情况下，芯片位置分析装置42还将已经储存在存储部分的批号“C95-3030”和晶片号“0001”与芯片号“C06,31”一起，与冗余地址的组合相应地写入冗余地址表中。
接着，在步骤S114中，芯片位置分析装置42读取下一行的字符串，即识别符“C”和芯片号“A002”的字符串。
芯片位置分析装置42然后分析所读取的字符串是否代表芯片号。
在本例中，因为所读取的字符串是芯片号“A002”，芯片位置分析装置42确定所读取的字符串表示芯片号，并确定仍存在芯片信息(芯片号、熔丝号等)，并使处理进行到步骤S109。
然后，芯片位置分析装置42重复从步骤S109到S114的处理，以将所得到的冗余地址的组合与相应的芯片号一起连续地写入储存在冗余地址表文件44的冗余地址表中，直到在步骤S111检测到的是代表晶片信息结束的字符串“/E”而不再是芯片号为止，或是当检测到表示晶片信息结束的字符串“/E”并确定在步骤S114中没有芯片信息为止。
当在步骤S111或步骤S114中检测到代表结束的字符串“/E”时，芯片位置分析装置42识别已经完成一晶片的处理，并使处理进行到步骤S115。
在步骤S115，芯片位置分析装置42读取下一行的字符串，以确定是否已经达到熔丝地址文件的结束，例如，是否检测到“EOF”(文件结束)。
在这种情况下，如果芯片位置分析装置42读取到识别符“W”和号“0002”的字符串(它们共同代表一晶片号)，其知道还未达到熔丝地址文件的结尾，并使处理进行到步骤S104。
然后，芯片位置分析装置42如上所述重复步骤S104到步骤S115的处理，以产生晶片号“0002”及其后续晶片的冗余地址，直到在步骤S115确定到达熔丝地址文件的结束为止，即直到产生了批号为“CB95-3030”的一个批次中的所有晶片的冗余地址为止。
当芯片位置分析装置42读取下一行的字符串，并检测到其为熔丝地址文件的结束(即检测到“EOF”)时，即终止用于产生冗余地址的处理(图22的流程图)。
此后，将参考图17和18说明用替换地址读取装置41从组装的半导体器件(组件)中提取替换地址的方法(roll call滚动式调用方法)。
图17是显示存储单元阵列和用于冗余的存储单元的各结构。图18显示了替换地址读取装置41提取冗余地址的流程图。
在图17中，在区域R100中记述的字符串“0”到“F”表示了被安排为沿列方向延伸的字线的地址，而在区域R200中记述的字符串“0”到“F”表示了被安排为沿行方向延伸的字线的地址。在字线和位线的相交点上设置一存储单元。
例如，在字线F和位线F的相交点上设置存储单元MCFF。
RX指与冗余字线对应的冗余存储单元区，而RY则是指与冗余位线对应的另一冗余存储单元区。
冗余存储单元区RX被分为与分别对应于组GR1，组GR2，…的冗余字线连接的存储块。
以类似的方式，冗余存储单元区RY被分为与分别对应于组GL1，组GL2，…的冗余位线连接的存储块。
下面将参考图18的流程图说明替换地址读取装置41提取冗余地址的处理。在下面的说明中，各步骤中的操作按照替换地址读取装置41中CPU的操作顺序来显示，该CPU根据储存在存储部分中的测量程序操作，以控制所需要数据的算术运算和测量所用的测量电路的操作。
在步骤S1中，根据在参考手册中说明的被测试半导体器件的规格，在替换地址读取装置41的存储部分中设置测试条件，如在测试中提供给半导体器件的输入电压/输入电流值、用于测量操作速度的定时数据、以及半导体器件的工作方式之类的测试条件。
接着，在步骤S2中，替换地址读取装置41通过CPU使半导体器件在正常方式下工作。
这里，正常方式是指用由冗余电路替换的故障位执行的读写操作方式。
具体地说，当用替换地址读取装置41在半导体器件的存储单元中写入数据时，如果对还没有用冗余字线替换的字线进行存取，则数据写入那些与字线连接的存储单元中，而如果对已经用冗余字线替换的字线进行存取，则数据将不写入与该字线对应的存储单元中，而是写入那些与组或冗余字线(其中已经写入了上述字线的地址)对应的存储单元中。
例如，当试图将数据写入与字线3对应的列的存储单元区时，数据被写入与替换组GR1对应的行的存储单元区中。但是，在这种情况下，写入方(即替换地址读取装置41)执行这种写入而不知道特定的字线是否已被替换和用哪个熔丝组作了替换。当然，当读取存储单元中所储存的数据时，读取方(即替换地址读取装置41)不知道特定的字线是否已被替换和用哪个熔丝组作了替换。
在下一步骤S3中，替换地址读取装置41将“H”电平数据写入一个位线的存储单元中，例如在列(在位线方向延伸，在图17的水平方向)的存储单元区R201的所有存储单元中。
这里假设字线3已经用对应于组GR1的冗余字线替换，字线A已经用对应于组GR2的冗余字线替换，字线4、C、D已经用其它的冗余字线替换。
因此，要写入存储单元MC30和MCA0的“H”电平数据实际上分别写入了冗余存储单元区RX中的存储单元MGR1和MGR2。
类似地，要写入存储单元MC40、MCC0和MCD0的“H”电平数据实际上分别写入了冗余存储单元区RX中的与替换冗余字线对应的存储单元中。
在下一步骤S4中，替换地址读取装置41由CPU设置半导体器件以工作在测试方式中。
这里，测试方式是指由字线0到F和位线0到F确定的地址未被使用，并且数据被写入冗余存储单元区RX和RY中的特定地址的存储单元中。
更具体地说，通过对半导体器件的多个预定管脚使用特定模式的数据，将冗余存储单元区RX和冗余存储单元区RY与通常的地址译码器分开，并与提供用来测试冗余存储单元区RX和冗余存储单元区RY的译码器连接。从而，半导体器件可以由写入方(即替换地址读取装置41)将数据写入冗余存储单元区RX和RY中的特定地址的存储单元中。
接着，在步骤S5中，替换地址读取装置41将“L”电平的数据写入与组GR1(其为第一熔丝组)对应的存储单元区的一条位线的存储单元中，即写入存储单元MGR1中。
这样，储存在存储单元MGR1中的数据从“H”电平变为“L”电平。
在下一步骤S6，替换地址读取装置41将半导体器件的操作方式从测试方式返回到正常方式。
在下一步骤S7，替换地址读取装置41读取一条位线的所有存储单元的数据，即读取存储单元区R201中的所有存储单元，接着确定各读取的数据是否与开始写入的相应的“H”电平数据一致，并将与故障存储单元相应的冗余字线的地址写入未示出的故障存储器。
在这种情况下，储存在存储单元MGR1中的数据已经变为“L”电平。
因为半导体器件处于正常方式，替换地址读取装置41将替换字线3的地址“3”写入故障存储器中，作为与组GR1对应的冗余字线的地址。
在下一步骤S8，替换地址读取装置41在故障存储器中进行搜索，以确定是否有任何存在故障的存储单元，即，确定是否半导体器件已经通过了测试。
在这种情况下，因为故障存储器中存在地址数据，替换地址读取装置41使处理进行到步骤S9。
在该步骤S9中，替换地址读取装置41读取储存在故障存储器中替换字线3的地址“3”。该地址“3”是冗余地址。
这样，通过在正常方式中，将“H”电平数据写入一条位线的所有存储单元中，“H”电平数据就被原样写入那些还没有被替换的存储单元中。
另一方面，试图要写入到与替换字线相应的存储单元(例如上述的存储单元MC30)中的“H”电平数据，如在步骤S3所说明的那样，由替换地址读取装置41写入存储单元MGR1，其对应于替换字线3的冗余存储单元区RX中组GR1的冗余字线。
然后，替换地址读取装置41将半导体器件的工作方式改变为测试方式，并将“L”电平数据写入冗余存储单元区RX的存储单元MGR1中。
接着，替换地址读取装置41将半导体器件的操作方式返回到正常方式，从与位线0对应的存储单元区R201中的所有存储单元中读取数据，并检测从“H”电平变为“L”电平的各存储单元，由此可以检测已经用与存储单元MGR1对应的组GR1的字线替换的字线3。
在步骤S10，替换地址读取装置41向图11的替换地址信息文件43输出检测的字线3的地址“3”，作为用于该字线的替换地址。图19显示了这样得到的用于指示各替换地址的值、以及构成为一组的熔丝的相应熔丝号，这种表是为各样品号产生的。图19所示的替换地址信息文件43与样品号“SP001”相应。
例如，由替换地址读取装置41在区域R301中分别为项目“熔丝”和与组GR1相应的项目“冗余地址”记述表示构成组GR1的熔丝的字符串“F101-F108”和字符串“3”。
替换地址读取装置41然后使处理进行到步骤S12。
在步骤S12，替换地址读取装置41确定在冗余存储单元区RX中是否存在任何其它的冗余字线。
因为有后续的冗余字线，即与组GR2对应的字线，作为上述确定的结果，替换地址读取装置41使处理返回到步骤S1。
在这种情况下，在各步骤S1到S4，其各步骤执行与上述的内容类似的处理。
但是，在步骤S5，替换地址读取装置41将“L”电平数据写入存储单元区中与组GR2(其为第二熔丝组)相应的一条位线的存储单元中，即写入存储单元MGR2中。
结果，储存在存储单元MGR2中的数据从“H”电平变为“L”电平。
然后，在各步骤S6到S9，其各步骤执行与上述的内容类似的处理。
在步骤S10，替换地址读取装置41将检测到字线A的地址“A”储存在替换地址信息文件43中作为字线的替换地址。
例如，替换地址读取装置41在区域R302中分别记述代表构成组GR2的熔丝的字符串“F109-F116”和字符串“A”，作为与组GR2对应的项目“熔丝”和项目“冗余地址”。
替换地址读取装置41然后使步骤进行到步骤S12。
在该步骤S12中，替换地址读取装置41确定在冗余存储单元区RX中是否存在任何其它的冗余字线。
因为有后续的冗余字线，即与组GR3对应的字线，作为上述确定的结果，替换地址读取装置41使处理返回到步骤S1。
在这种情况下，在各步骤S1到S4，其各步骤执行与上述的内容类似的处理。
在步骤S5，替换地址读取装置41将“L”电平数据写入存储单元区中与组GR3(其为第三熔丝组)相应的一条位线的存储单元中，即写入存储单元MGR3中。
结果，储存在存储单元MGR3中的数据从“H”电平变为“L”电平。
但是，与组GR3相应的冗余字线还没有被用于替换任何字线，从而储存在存储单元区R201的所有存储单元中的数据没有改变。
然后，在各步骤S6和S7中，其所执行的内容与上述的相应步骤类似。
在步骤S8，因为存储单元区R201的每个存储单元的数据为“H”电平，替换地址读取装置41确定在故障存储器中没有地址数据，并使处理进行到步骤S11。
在步骤S11，因为在故障存储器中没有地址数据，替换地址读取装置41确定与组GR3相应的冗余字线没有替换任何字线，并将表示没有使用与组GR3相应的冗余字线的情况的字符串“未使用”储存在替换地址信息文件43中。
例如，由替换地址读取装置41在区域R303中，分别为项目“熔丝”和与组GR3相应的项目“冗余地址”记述表示构成组GR3的字符串“F117-F124”和字符串“未使用”。
替换地址读取装置41然后使处理进行到步骤S12。
然后，替换地址读取装置41重复步骤S1到步骤S12的处理，以提取用于整个冗余存储单元区RX(即所有冗余字线)的替换地址，然后再开始进行提取冗余存储单元区RY(即冗余位线)的替换地址的处理。
在这种情况下，提取冗余位线的替换地址与为冗余字线的情况类似。
因此，对提取冗余位线替换地址的说明将仅就那些与提取用于冗余字线的替换地址不同的方面进行，而省略了其整个的流程图。
在步骤S3，替换地址读取装置41将“H”电平数据写入一条字线的存储单元中，例如，写入一行(在字线方向上延伸，在图17的纵向)中的存储单元区内的所有存储单元区R101。
在这种情况下，位线1已经用与组GL2对应的冗余位线替换，位线A则由与组GL1对应的冗余字线替换，而位线5,7和9则用存储单元区内的其它冗余位线替换。
因此，要写入存储单元MC0A和MC01中的“H”电平数据实际上被分别写入存储单元的冗余存储单元区RY中。
类似地，要写入存储单元MC05、MC07和MC09中的“H”电平数据被分别写入与替换冗余位线相应的存储单元中的冗余存储单元区RY中。
在步骤S5中，替换地址读取装置41将“L”电平数据写入与作为第一熔丝组的组GL1相应的存储单元区的一条字线的存储单元中，即写入存储单元MGL1中。
结果，储存在存储单元MGL1中的数据从“H”电平变为“L”电平。
在步骤S7中，替换地址读取装置41从一条字线的所有存储单元(即在存储单元区R201中的所有存储单元)中读取数据，依次确定每个所读取的数据与最初写入的“H”电平数据是否一致，并将与故障存储单元相应的冗余位线地址写入未示出的故障存储器中。
在这种情况下，储存在存储单元MGL1中的数据被变为“L”电平。
因为半导体器件处于正常方式，替换地址读取装置41将替换位线A的地址“A”作为与组GL1相应的冗余位的地址写入故障存储器中。
在步骤S10中，替换地址读取装置41在图11所示的替换地址信息文件43中储存所检测的位线A的地址“A”，作为位线冗余地址。图19是一个表，用于显示这样得到的各替换地址的值和构成一个组的熔丝的相应熔丝号，对每个样品号产生该表。图19中所示的替换地址信息文件43与样品号“SP001”相应。
例如，在区域R351中，由替换地址读取装置41在与组GL1相应的项目“熔丝”和项目“冗余地址”中记述表示构成组GL1的熔丝的字符串“F501至F508”以及字符串“A”。
然后，替换地址读取装置41重复步骤S1到步骤S12，以便为整个存储单元区RY(即为所有冗余位线)提取替换地址，然后结束对于一个组件的替换地址处理。
对该批次中所有晶片重复执行为各芯片提取替换地址的处理。
如上所述，根据本实施例，通过在冗余地址表中搜索与替换地址信息文件43具有相同的冗余地址组合的芯片，可以得到芯片的批号、晶片号和芯片号，而不用毁坏已装配好的半导体器件的封装。
这样，根据本实施例，通过在替换地址读取装置41中利用滚动调用的电学方法，其有可能读取替换地址，以由此为批号、晶片号和芯片号的检测而产生冗余地址。因此，半导体器件的组件号可以分别在密封封装状态下被计算，从而在很短的时间段内检测异常的生产装置和处理步骤。
此外，根据本实施例，因为在一批次中晶片的精确的位置信息和在晶片上的精确的芯片位置信息可以在晶片工艺中获得，可以以高精度来检测异常的生产装置和加工步骤。
此外，通过将上述故障分析所得到的关于异常的生产装置和加工步骤的信息反馈回晶片工艺，可以快速地采取在晶片工艺中用于对这些异常的生产装置和加工步骤进行鉴别的措施。
这样，在新工艺的开始(或开发)中、在引入新的生产装置时、在引入新的产品或在当前应用的工艺的过程控制中，通过利用本实施例，可以在早期阶段找出故障的成因，从而稳定地生产半导体器件。
此外，从批号中可以确定每个加工步骤中该批次的处理日期，以便于晶片工艺中各加工步骤的质量控制，并用于检查异常加工步骤的原因，以及分析如环境等工艺本身的因素。
在上述说明中，尽管假定替换地址确定装置2构成为从冗丝地址中产生冗余地址，但由替换地址确定装置2确定的替换地址也可以直接地输出到替换地址信息文件43。
具体地说，可以设计为用十六进制数来表达上述替换地址信号{A3,A2,A1,A0}={0,0,1,1}，以得到冗余地址“3”。
如上所述，在第二实施例中，在分割成芯片后，根据冗余电路的替换地址检测到芯片信息。结果，不需要象第三和第四现有技术那样，在芯片上提供专用的芯片位置信息存储区，也不必在晶片生产线上增加生产装置或加工步骤。
因此，不必增加生产步骤数目和芯片尺寸，从而不会增加各半导体器件的生产成本。
此外，因为根据要输出到切断装置中的熔丝信息计算替换地址，需要储存的信息量与储存故障位图信息的现有技术相比可以显著减少。例如，即使在现有技术中按照8位/字(字节)单位的基础储存信息时，对于128M位的半导体存储器的故障位图信息可以多达每芯片16M字节、在200个芯片/每个晶片的情况下每个晶片为3.2G字节，而在每批次50个晶片的情况下为每批次16G字节。相反，在本实施例中，信息量只要每个芯片0.1k字节(平均100个替换地址×8位)、在200个芯片/每个晶片的情况下每个晶片为20k字节、而在每批次50个晶片的情况下为每批次1M字节就足够了。
此外，也可以用替换地址信息形成的故障分布来估计故障的成因。
这样，通过储存替换地址信息，芯片位置信息和用于分析晶片工艺中故障的信息可以共用，从而可以在晶片生产线上进行生产控制而需要储存的信息则少得多。
权利要求
1．一种半导体器件生产系统，包括生产线(20)，通过预定的生产装置生产其中具有栅格状布局的多个半导体芯片的晶片(100)；晶片测试装置(22)，用于测试所述半导体芯片的电气特性；位置信息写入装置(25)，其将所述晶片上的芯片位置信息写入半导体芯片中；晶片测试信息储存装置(23)，其储存从所述晶片测试装置输出的第一测试结果，以及与所述第一测试结果相关的所述晶片上的所述芯片位置信息；封装组装装置(26)，其将所述晶片分割为各个所述半导体芯片，以生产密封在封装中的半导体器件；产品测试装置(27)，其测试各所述半导体器件的电气特性；芯片位置检测装置(31)，其在所述半导体器件被密封在封装中后检测所述晶片上所述半导体器件的位置信息；产品测试信息储存装置(28)，其将所述产品测试装置输出的第二测试结果，以及由所述芯片位置检测装置检测的所述晶片上的所述芯片位置信息相关联地保存；以及故障分布映射装置(32)，其根据所述第一测试结果、所述第二测试结果和所述芯片位置信息，通过把所述晶片测试装置确定为有故障的那些芯片的位置信息与由所述产品测试装置确定为有故障的那些芯片的位置信息相结合，来形成所述晶片相应的故障分布图；其中根据所述故障分布来确定故障成因。
2．根据权利要求1所述的半导体器件生产系统，其中所述半导体器件芯片是具有冗余电路的半导体存储器，所述位置信息写入装置是切断装置(3)，用于为冗余地址切断熔丝(F101至F108)。
3．一种半导体器件生产系统，包括，生产线(20)，通过预定的生产装置生产其中具有栅格状布局的多个半导体存储器的晶片(100)；晶片测试装置(1,22)，用于测试所述半导体存储器的电气特性；切断装置(3)，其为每个所述半导体存储器的冗余存储器确定冗余地址，并切断与冗余地址对应的熔丝；晶片测试信息储存装置(4,23)，其储存与冗余地址相关的所述晶片上的冗余地址和位置信息；封装组装装置(26)，其将所述晶片分割为各个半导体存储器，以生产密封在封装中的半导体存储器；产品测试装置(27,41,43)，其在各所述半导体存储器被分割后测试它们的电气特性，并读取替换地址；位置估计装置(42)，其通过将所读取的替换地址与所述冗余地址相比较，来估计位置信息；产品测试信息储存装置(28)，其将所述产品测试装置输出的第二测试结果与由所述位置估计装置检测的位置信息相关联地保存；以及故障分布映射装置(32)，其通过将所述第二测试结果与所述位置信息相关联，来形成故障分布图；其中，根据所述故障的分布来确定故障成因。
4．一种半导体器件生产系统，包括，生产线(20)，其通过预定的生产装置生产其中具有栅格状布局的多个半导体存储器的晶片(100)；晶片测试装置(22)，用于测试所述半导体存储器的电气特性；切断装置(3)，其为每个所述半导体存储器的冗余存储器确定冗余地址，并切断与所述冗余地址相应的熔丝；位置信息储存装置(4)，其储存所述替换地址和与所述替换地址相关的所述晶片上的位置信息；封装组装装置(26)，其将所述晶片分割为各个所述半导体存储器，以生产密封在封装中的半导体存储器；产品测试装置(27,41,43)，其测试各所述半导体存储器的电气特性，并读取替换地址；位置估计装置(42)，其通过将所读取的替换地址与储存在所述位置信息储存装置中的所述替换地址相比较，来估计位置信息；产品测试信息储存装置(28)，其将所述晶片测试装置输出的第一测试结果、从所述产品测试装置输出的第二测试结果，以及由所述位置估计装置估计的晶片上的位置信息彼此相关联地储存；以及故障分布映射装置(32)，其根据所述第一测试结果、所述第二测试结果、所述位置信息，通过把所述晶片测试装置确定为有故障的那些半导体存储器的位置信息与由所述产品测试装置确定为有故障的那些半导体存储器的位置信息相结合，来形成故障分布图；其中，根据所述故障的分布来确定故障成因。
5．一种半导体器件生产系统，根据所生产的半导体器件的测试结果估计故障成因的位置，该半导体器件生产系统包括位置信息读取装置(31,41)，其在所述半导体器件被密封入封装中后用电子方法读取预先写入所述半导体器件的预定电路中的芯片数据；位置信息提取装置(31,42)，其根据所述晶片数据提取晶片处理中的半导体器件的批号、在所述批次中所述晶片的晶片号以及所述晶片上的位置信息；和故障成因确定装置(32,34)，其通过将分割前和分割后的各测试结果组合为单个故障分布，来确定在将所述晶片分割为芯片后发生故障的成因。
6．根据权利要求5的半导体器件生产系统，其中所述故障成因确定装置在将半导体器件密封入封装中后根据在半导体器件的测试中被确定为有故障的半导体器件的所述位置信息确定在晶片工艺中的故障成因。
7．根据权利要求5的半导体器件生产系统，其中所述位置信息是用于替换故障存储单元的替换地址，所述系统还包括参考表映射装置(42)，其在用于确定处于晶片状态中的半导体器件是否有故障的测试中产生参考表(44)，该表显示了所述位置信息和所述替换地址的关系，所述位置信息提取装置在根据从所述密封的半导体器件读出的地址数据，从所述参考表中提取所述半导体器件的位置信息。
8．根据权利要求5的半导体器件生产系统，还包括存储电路(5)；数据写入装置(2)，其在用于确定处于晶片状态的半导体晶片是否有缺陷的测试过程中将切断数据储存在所述存储单元中；数据读取装置(42)，其从所述存储电路中读取所述切断数据；和参考表映射装置(42)，其映射一参考表，用于显示所述位置信息和所述切断数据之间的关系；其中所述位置信息提取装置根据从所述半导体器件中读出的切断数据，从所述参考表中提取与该切断数据相应的半导体器件的所述位置信息。
9．一种故障分析装置，其与所述晶片上的位置对应地显示在将晶片分割为多个半导体存储器芯片之前和之后的故障分布。
10．一种故障分析装置，包括芯片位置分析装置(42)，其估计晶片上芯片的位置；故障分布映射装置(32)，其形成有故障的半导体芯片的分布图；以及故障成因确定装置(34)，其从上述分布中确定故障的成因。
11．根据权利要求10的故障分析装置，其中所述芯片位置分析装置根据半导体存储器的替换地址，来估计所述晶片上的所述位置。
12．一种半导体器件生产方法，包括如下步骤根据用冗余电路进行替换的替换地址，来估计这些半导体存储器芯片在所述晶片上的位置信息，所述冗余电路的地址储存在由一块晶片分割成的各半导体存储器芯片中。
13．根据权利要求12的半导体器件制造方法，其中根据所述位置信息确定由半导体测试装置确定为有故障的半导体存储器芯片在所述晶片上的分布。
14．根据权利要求13的半导体器件制造方法，其中从所述分布中识别在生产线上造成半导体存储器芯片故障的生产装置。
15．一种半导体器件生产方法包括如下步骤晶片加工步骤(SA1)，用于通过多个工艺步骤在晶片上形成半导体器件；晶片测试步骤(SA2)，其测试晶片状态中的所述半导体器件；组装步骤(SA3,SA5)，其将所述晶片切割为半导体器件的芯片，并且仅将那些已经通过了测试的所述芯片密封在封装中；组件测试步骤(SA6)，其测试在封装状态中的所述芯片，并选择无缺陷的芯片；芯片数据读取步骤(SA7,SA21)，其用电子方法读取预先储存在被所述组件测试步骤确定为有故障的那些半导体器件中每一个的预定电路中的芯片数据；以及位置信息提取步骤(SA24)，其根据所述芯片数据获取位置信息，该位置信息包括在所述晶片加工步骤中相关半导体器件的批号、在该批次中有关晶片的晶片号以及该晶片中有关芯片的坐标的位置信息。
16．根据权利要求15的半导体器件制造方法，还包括一检测步骤(SA25)，用于从所述晶片号和所述芯片坐标中识别造成故障的加工步骤，其中从所述批号检测一个批次的各加工步骤的加工日期和加工时间，并执行对所述晶片加工步骤的各加工步骤中加工质量的控制。
全文摘要
提供了一种半导体器件生产系统,可不去除封装树脂就读出芯片的位置信息,从而迅速识别故障成因和提高芯片的产量。替换地址读取装置(41)从被测试为有故障的半导体器件中读取冗余地址。芯片位置分析装置(42)从冗余地址组合中估计有故障的半导体器件的批号、晶片号和芯片号。故障分布映射装置(32)根据得到的数据映射故障芯片在批次的各晶片中的分布。故障成因确定装置(34)根据该分布识别哪个生产装置或工艺步骤造成了故障。
文档编号G11C29/44GK1320950SQ0111011
公开日2001年11月7日 申请日期2001年3月27日 优先权日2000年3月27日
发明者小川澄男, 植木稔, 原真一 申请人:日本电气株式会社