专利名称：磁随机存取存储器件的参考信号的产生的制作方法
技术领域：
本发明涉及到数据存储的随机存取存储器。更具体地说，本发明涉及到磁随机存取存储器件，它包含存储器单元阵列和用来读出存储器单元电阻态的电路。
磁随机存取存储器(“MRAM”)是一种非易失存储器，它正在被考虑用于长时间数据存储。在磁随机存取存储器件中执行读和写操作，比在诸如硬盘驱动器之类的常规长时间存储器件中进行读和写操作，要快几个数量级。此外，MRAM器件比硬盘驱动器和其他常规的长时间存储器件更加紧凑，且消耗的功率更少。
典型的MRAM器件包含存储器单元阵列。字线沿着存储器单元的行延伸，而位线沿着存储器单元的列延伸。每个存储器单元被放置在字线和位线的交叉点上。
存储器单元以磁化方向存储一位信息。在任何给定的时间，每个存储器单元的磁化表现为两个稳定方向即状态之一。这两个稳定方向，平行和反平行，可以代表逻辑值‘0’和‘1’。
磁化方向影响存储器单元的电阻。例如，如果磁化方向是平行的，则存储器单元的电阻值是第一数值R，而若磁化方向是反平行的，则存储器单元的电阻值是第二数值R＋ΔR。因此，选定的存储器单元的磁化方向和逻辑态，可以借助于读取存储器单元的电阻态而被读出。
借助于对与选定的存储器单元交叉的字线施加读出电压并读取与选定的存储器单元交叉的位线上的电流，可以读出该选定的存储器单元的电阻态。读出电流(Is)是读出电压(Vs)对选定的存储器单元的电阻(R或R＋ΔR)的比值。所以，读出电流应当大约等于Is0＝Vs/R或Is1＝Vs/(R＋ΔR)。读出电流可以被转换成电压。通过对数据电压与参考电压(Vref)进行比较，可以判断选定的存储器单元的电阻态。例如，如果数据电压比参考电压高(即，Vdata＞Vref)，则存储在选定的存储器单元中的逻辑值为逻辑‘0’，而如果数据电压比参考电压低(即，Vdata＜Vref)，则逻辑值为逻辑‘1’。
为大的交叉点电阻性MRAM阵列产生参考信号，是一件复杂的任务。存在着未被选定的存储器单元的加载效应。还存在电阻性阵列中的“潜通路”。而且，如果不适当控制制造公差，则整个阵列的各个存储器单元的电阻会有显著的不同。因此，用于一组存储器单元的参考信号，可能就不能用于另外的一组存储器单元。
随着器件几何尺寸减小，产生参考信号就变得越来越复杂。随着几何尺寸减小，控制制造误差越来越困难。然而器件制造者的目标就是要减小器件的几何尺寸。而且，电阻的变化可以来自阵列中的温度梯度、环境电磁噪声、以及诸如老化之类的物理效应。
对于为MRAM阵列的存储器单元建立可靠的参考信号，存在着需求。
本发明满足了这个需求。根据本发明的一个方面，存储器件包括存储器单元阵列；用来存储逻辑‘1’的第一存储器件；用来存储逻辑‘0’的第二存储器件；读出放大器；以及用来产生读出放大器的参考信号的电路。该电路借助于组合第一和第二存储器件的输出而产生参考信号。
从参照附图用举例方法阐述本发明原则的下列详细描述中，本发明的其他方面和优点将变得明显。
图1是根据本发明的MRAM器件的说明；图2是图1所示器件的读操作的流程图；图3是根据本发明的另一MRAM器件的说明；图4是图3所示器件的读操作的流程图；图5是根据本发明的又一MRAM器件的说明；图6是图5所示器件的时间图；图7是根据本发明的再一种MRAM器件的说明；以及图8是图7所示器件的时间图。
如图所示，为了说明，本发明被体现在包含存储器单元阵列的MRAM器件中。尽管由于制造公差和诸如阵列中的温度梯度、电磁干扰和老化之类的其他因素，此电路仍能够产生可以被阵列中各个存储器单元使用的参考信号。下面将描述四种不同的MRAM器件。图1和3所示的第一和第二MRAM器件100和200包括用来产生参考信号的参考单元。图5和7所示的第三和第四MRAM器件300和400包括用来产生参考信号的电容器。
实施方案1参考图1，第一MRAM器件100包括存储器单元104阵列。存储器单元104典型地被排列成行和列，其中的各个行沿x-方向延伸，而各个列沿y-方向延伸。该阵列可以具有任意数目的存储器单元行和列。
存储器单元104被组织成相邻的块102(1)-102(n)。图1较详细地示出了第一块102(1)。仅仅示出了存储器单元104的少数几行和列。第n块102(n)被示于虚线框中。未示出第一和第n块之间的块102(2)-102(n-1)。
字线106在存储器单元阵列102的一侧的平面内沿x-方向延伸。位线108在存储器单元阵列102的另一侧的平面内沿y方向延伸。每个存储器单元104被置于字线106和位线108的交叉点上。
每个存储器单元104有两个稳定的电阻态R0和R1，其中R0≠R1。例如，第一电阻态R0对应逻辑值‘0’，而第二电阻态R1对应逻辑值‘1’。借助于将选定的存储器单元暴露于外磁场，可以设置选定的存储器单元104的电阻态。借助于将写电流馈送到与选定的存储器单元104交叉的字线和位线106和108，可以产生外磁场。
每个块中的两列110和112被保存作为参考列。第一参考列110的每个参考单元104始终存储逻辑‘1’，而第二参考列112的每个参考单元104始终存储逻辑‘0’。每个块的其余各个列中的存储器单元104存储用户数据。每个字线106跨越存储用户数据的存储器单元104行，以及第一参考列110中的存储器单元104和第二参考列112中的存储器单元104。这样，每个字线106就跨越包括始终存储逻辑‘0’的存储器单元104、始终存储逻辑‘1’的存储器单元104、以及用来存储用户数据的多个存储器单元104的行。参考列110和112中的存储器单元104具有与存储用户数据的存储器单元104相同的结构。
尽管参考列110和112被示为第一块102(1)的第一和第二列，但它们不局限于此。参考列110和112可以占据存储器单元块102中的任何位置。
MRAM器件100还包括用来在读操作中选择字线106的行译码器116。通过给字线施加读出电压Vs，可以选择字线。读出电压可以由电压源114提供。
MRAM器件100还包含每个块102(j)的控制电路118和读出放大器120。多个位线108被连接到各个控制电路118。每个控制电路118包括一组开关，它们把选定的位线连接到读出放大器120的读出输入端。其他未被选中的位线被连接到地电位。读出放大器120的输出被馈送到第二放大器122，它又被耦合到MRAM器件100的I/O焊点124。
半增益放大器126也被提供给每个块102(j)。半增益放大器126的参考输入被连接到与第一参考列112的存储器单元104交叉的第一位线128。半增益放大器126的参考输入还被连接到与第二参考列114的存储器单元104交叉的第二位线130。
现在参考图2，它示出了说明由第一MRAM器件100进行读操作的流程图150。在读操作开始时，字线106和位线108被选定(块152)。字线和位线106和108的选定，导致读出电流Is流过选定的字线106和位线108。读出电流Is还流经选定的字线106和位线108交叉点上的存储器单元104。例如，行译码器116通过施加读出电压Vs给字线106，可以选定此字线106，而控制电路118通过施加虚拟地电位给位线108，可以选定此位线108。其他未被选中的位线被控制电路118连接到地电位。行译码器116和控制电路118响应于行和列地址而进行选择。
读出电流Is被馈送到读出放大器120的读出输入。读出电流的幅度反比于被选定的存储器单元104的电阻态(因而反比于逻辑态)。具有反馈电阻器(Rf)的读出放大器120，把读出电流Is转换成数据电压Vdata。读出放大器120的输出把数据电压Vdata提供给第二放大器122的输入。
施加读出电压Vs给选定的字线106，也使第一参考电流Ira流过跨越第一参考列110的选定字线106和位线128的交叉点上的存储器单元104。同样，施加读出电压Vs，引起第二参考电流Irb流过跨越第二参考列112的选定字线106和位线130的交叉点上的存储器单元104。这样，当字线106被选定时，就选定了参考列110和112中的参考单元104。因为第一参考列110中的参考单元104存储着逻辑‘1’(因此具有电阻R1)，所以第一参考电流Ira等于Vs/R1。因为第二参考列112中的参考单元104存储着逻辑‘0’(因此具有电阻R0)，所以第二参考电流Irb等于Vs/R0。
参考电流Ira和Irb被馈送到半增益放大器126的参考输入。半增益放大器126(块154)把参考电流Ira和Irb加起来，且半增益放大器126(块156)把总和减半并转化为参考电压Verf。于是，Vref＝(Ira＋Irb)Rf/2。半增益放大器126的输出提供了参考电压Vref。
第二放大器122对数据电压Vdata和参考电压Vref进行比较。此比较表明被选定的存储器单元104存储的是逻辑‘1’还是‘0’(块158)。
每个块中第一和第二参考列110和112的使用，是根据这样的假设，即各个存储器单元的电阻值的变化是跨越阵列的距离的函数。亦即，更靠近在一起的各个存储器单元104比距离较远的各个存储器单元104具有更小的电阻态变化。于是，每个存储器单元块102(j)(其中，1≤j≤n)的第一和第二列110和112被相对于存储用户数据的存储器单元104放置。而且，参考单元列110和112中的参考单元形成存储器单元块102(j)的一部分。所以，字线106中的任何变化即块102(j)内其他未被选定的存储器单元的加载效应，对同一个块102(j)中的各个参考单元具有相似的影响。因此，同一块102(j)的参考单元列110和112中的选定的存储器单元和参考单元倾向于互相寻找噪声和温度的更好的共模抑制。其结果是使被选存储器单元的电阻态的判断更加可靠。
实施方案2图3示出了第二存储器件200，它与第一存储器件100类似。第二存储器件200包括存储器单元204阵列、与存储器单元204的行交叉的字线206、以及与存储器单元204的列交叉的位线208。存储器单元204被组织成块202(1)-202(n)。图3中只示出了一个块202(j)。
对于第二器件200的每个块202(j)，存在着第一对串联连接的参考单元251和252以及第二对串联连接的参考单元253和254。第一对参考单元251/252被并联连接到第二对参考单元253/254。第一对参考单元251/252始终分别存储逻辑‘0’和逻辑‘1’，并具有电阻R0a和R1a。第二对参考单元253/254始终分别存储逻辑‘0’和逻辑‘1’，并具有电阻R0b和R1b。所以，四个参考单元251、252、253、和254的Rref的组合电阻约为(R0a＋R1a)(R0b＋R1b)/(R0a＋R1a＋R0b＋R1b)。若R0＝R0a＝R0b和R1＝R1a＝R1b，则Rref＝(R0＋R1)/2，从而参考电阻Rref处于电阻R0和R1之间。
参考单元251、252、253、和254都是用同样的材料制成的，并都具有与它们相应的块202(j)中的存储器单元同样的尺寸。而且，参考单元251、252、253、和254被放置在它们相应的块202(j)附近。
参考单元对251/252和253/254被耦合在行译码器216和读出放大器256的参考输入之间。在块202(j)内的被选存储器单元上执行读操作的过程中，行译码器216将读出电压Vs施加到参考单元251、252、253、和254。控制电路218被耦合在位线208和读出放大器256的读输入之间。读出放大器的输出被耦合到I/O焊点224。
现参考图4，它示出了说明第二MRAM器件200中的读操作的流程图260。在读操作开始时，字线206和位线208(块262)被选定，从而行译码器216将读出电压Vs施加到被选字线206，且控制电路218把被选的位线208连接到读出放大器256，并把所有没有被选的位线连接到地。读出电流Is通过被选存储器单元和被选位线流到读出放大器256的读输入。同时，行译码器216也给参考单元对251/252和253/254(块264)施加读出电压Vs，从而参考电流Ir流到读出放大器256的参考输入。参考电流Ir等于Vs/Rref。
读出放大器256对读出信号Is与参考信号Ir进行比较。此比较表明被选存储器单元204存储的是逻辑‘1’还是逻辑‘0’(块266)。
实施方案3图5示出了第三存储器件300，它包括存储器单元304阵列、与存储器单元304的行交叉的字线306、以及与存储器单元304的列交叉的位线308。图5中只示出了一个单一的存储器单元块302(j)。第三存储器件300还包含控制电路318、第一放大器319、读出(第二)放大器320、以及每个存储器单元块302(j)的取样和保存(“S/H”)321。
控制电路318把被选的位线耦合到第一放大器319的输入，它把存储器单元块302(j)的未被选中的位线耦合到地电位。S/H321包括第一电容器322(它的功能是作为数据信号存储器件)、第二电容器324(它的功能是作为第一参考信号存储器件)、和第三电容器326(它的功能是作为第二参考信号存储器件)。第一电容器322被第一开关328耦合到第一放大器319的输出。第二电容器324被第二和第三开关330和332耦合到第一放大器319。第三电容器326被第三开关332耦合到控制电路输出。第一电容器322被耦合到读出放大器320的读出输入。第二电容器322被耦合到读出放大器320的参考输入。
S/H321不一定局限于正在被读出的存储器单元。S/H321可以被制作在第三器件300的硅衬底上。
S/H321还包括开关328、330和332的控制逻辑334。如图6所示，在被选存储器单元上进行读操作的过程中，控制逻辑334控制着开关328、330和332。
第三器件300的每个块302(j)还包含写电路336。在被选存储器单元上进行写操作的过程中，写电路336将第一写电流施加到被选的字线，而第二写电流被施加到被选的位线。所有其他的线均不被连接。每个写电流在被选的存储器单元处产生磁场。组合的磁场把被选的存储器单元设置成低电阻态R0或高电阻态R1，这取决于在位线308上的写电流的方向。尽管读和写电路被示为分立的电路，但它们可以被集成。
现在参考图6。在时间TO，字线306和位线308被选定，从而读出信号流经被选存储器单元304。读出信号的幅度取决于被选存储器单元304的电阻态。在时间T0，所有的三个开关328、330和332均被打开。
紧跟时间T0，第一开关328被关闭，使第一放大器319把第一电容器322充电到电压Vdata。在时间T1，第一开关322被打开。T1时的电压Vdata表示了被选存储器单元304的电阻态。
在时间T1，逻辑‘0’被写进被选存储器单元304。因此，被选存储器单元304的电阻被设置成R0。
在时间T2，通过选择交叉的字线和位线306和308，被选的存储器单元304被再一次读取。因此，读出信号流经被选的存储器单元304。
在时间T2之后，第二和第三开关330和332被关闭，使第二和第三电容器324和326充电至电压V0。在T3时刻的电压V0表示存储在被选存储器单元104中的逻辑‘0’。
在时间T3，第二和第三开关330和332被打开，逻辑‘1’被写进被选存储器单元304。因此，被选存储器单元的电阻被设置成R1。
在时间T4，通过选择交叉的字线和位线306和308，被选的存储器单元304又一次被读取。因此，读出信号流经被选存储器单元304。
在时间T4之后，第三开关332被关闭，以便把第三电容器326充电到电压V1。在时间T5，第三开关332被打开。时间T5时的电压V1表示存储在被选存储器单元304中的逻辑‘1’。
在时间T5之后，第二开关330被关闭，从而允许对第二电容器324进行充电，并对第三电容器326进行充电，以便等于参考电压Vref。第二和第三电容器324和326之间的电荷转移可以非常快地发生。
在时间T6，参考电压Vref可作为读出放大器320的参考输入。第一电容器322上的电压Vdata被馈送到读出放大器320的读出输入。读出放大器320对电压Vdata与参考电压Vref进行比较，以判断存储在被选存储器单元中的是逻辑‘0’还是逻辑‘1’。
在时间T7，逻辑值被重新存储到被选存储器单元304。因此，如果读出了逻辑‘0’，则写电路336把逻辑‘0’写到被选存储器单元304。如果读出了逻辑‘1’，则写电路336把逻辑‘1’写到被选存储器单元304。
实施方案4图7示出了第四存储器件400，除了S/H421外，它与第三存储器件300完全相同。第四器件400的S/H421包括第一电容器422(它的功能是作为数据存储器件)、第二电容器424(其功能是作为第一参考信号存储器件)、以及第三电容器426(其功能是作为第二参考信号存储器件)。
第一电容器422被第一开关428耦合到第一放大器的输出。第二电容器424被第二开关430耦合到第一放大器的输出。第三电容器426被第三开关432耦合到第一放大器的输出。第四开关434把第二电容器424耦合到第三电容器426。
第一电容器422被连接到读出放大器320的读出输入。第三电容器426被连接到读出放大器320的参考输入。
S/H421还包含用来在被选存储器单元304的读操作期间控制开关428、430、432、和434的控制逻辑436。图8说明了开关428、430、432、和434的控制。
现在参考图8。在时间T0，字线306和位线308被选定，从而读出信号流经被选的存储器单元304。读出信号的幅度取决于被选存储器单元304的电阻态。在时间T0，所有的四个开关428、430、432、和434均被打开。
紧跟时间T0。第一开关428被关闭，使读出电流能够把第一电容器422充电到电压Vdata。
在时间T1，第一开关428被打开。T1时的电压Vdata表示被选存储器单元304的电阻态。
同时，在时间T1，逻辑‘0’被写进选定的存储器单元304。于是，被选存储器单元304的电阻被设置成R0。
在时间T2，借助于选择交叉的字线和位线306和308，被选中的存储器单元304又一次被读取。因此，读出信号流经被选存储器单元304。
在时间T2之后，第二开关430被关闭，使第二电容器424充电至电压V0。
在时间T3，第二开关430被打开，逻辑‘1’被写进被选存储器单元304。于是，被选定的存储器单元304的电阻被设置成R1。
在时间T4，借助于选择交叉的字线和位线306和308，被选的存储器单元304再一次被读取。因此，读出信号流经被选的存储器单元304。
在时间T4之后，第三开关432被关闭，使第三电容器426充电到电压V1。在时间T5，第三开关432被打开。
在时间T5之后，第四开关434被关闭，从而使第二电容器424和第三电容器426充电到等于参考电压Vref。相等的电压Vref大约在V0和V1中间。即，Vref≈(V0＋V1)/2。此参考电压Vref被施加到读出放大器320的参考输入。
在时间T6，参考电压Vref可作为读出放大器320的参考输入。读出放大器320对第一电容器422上的电压Vdata与参考电压Vref进行比较，以确定被选存储器单元304存储的是逻辑‘0’还是逻辑‘1’。在时间T7，被选存储器单元的被读出的逻辑值被重新存储到被选的存储器单元。
尽管由于制造公差和诸如阵列中的温度梯度、电磁干扰和老化之类的其他因素造成电阻发生变化，但所公开的仍然是产生可用参考信号的MRAM器件。第一和第二器件能够比第三和第四器件更快地执行读操作。然而，第三和第四器件具有更健全得多的参考信号来判断被选存储器单元的逻辑态，这是因为参考信号来源于被选存储器单元。
图5和7中的信号存储器件不局限于电容器。例如，信号存储器件可以是数字计数器。
存储器单元不局限于任何特别类型。例如，存储器单元可以不受限制，可以是依赖自旋的隧穿(“SDT”)结型器件或者巨磁阻(“GMR”)器件。
读出放大器不局限于任何特别类型。在受让人2000年5月3日提交(代理人文档号为No.10990673-1)的美国在案专利申请no.09/564308和1999年10月29日提交的美国在案专利申请no.09/430611中，公开了示例性的读出放大器。
尽管已经描述和阐明了本发明的几个具体的实施方案，但本发明不局限于这样描述和阐明的元件的具体形式或安排。而是，本发明根据下面的权利要求来构成。
权利要求
1.一种存储器件(100)，包含存储器单元(104)组成的块(102)；用来存储逻辑‘1’的第一存储器件(110)；用来存储逻辑‘0’的第二存储器件(112)；读出放大器(120)；以及用来产生读出放大器的参考信号(Vref)的电路(126)，此电路借助于组合第一和第二存储器件的输出而产生参考信号。
2.权利要求1的器件，其特征在于，其中第一存储器件包括块中存储器单元的第一组(110)参考单元；其中第二存储器件包括存储器单元块的第二组(112)参考单元；且其中的电路借助于组合第一和第二参考单元组的输出而产生参考信号；第一和第二组局限于存储器单元块。
3.权利要求2的器件，其特征在于，其中第一组包括第一参考单元的第一列(110)，而第二组包括第二参考单元的第二列(112)；其中阵列中每个存储器单元与字线(106)交叉，每条字线还与第一参考单元组中的第一参考单元和第二参考单元列中的第二参考单元交叉；从而字线的选定导致相应的成对第一和第二参考单元被选定，被选参考单元对的输出被电路组合，从而产生参考信号。
4.权利要求3的器件，其特征在于，其中第一位线(128)与第一列中的第一参考单元交叉；其中第二位线(130)与第二列中的第二参考单元交叉；且其中的电路包括具有耦合到第一和第二位线的输入的半增益放大器(126)。
5.权利要求2的器件(200)，其特征在于，其中第一组包括用来存储逻辑‘1’的第一参考单元(252)，而第二组包括用来存储逻辑‘0’的第二参考单元(251)；其中第一和第二参考单元与轨线交叉；且其中的电路包括具有耦合到轨线的输入的放大器(256)。
6.权利要求5的器件，其特征在于，还包含用来存储逻辑‘1’的额外的第一参考单元(254)、用来存储逻辑‘0’的额外的第二参考单元(253)、以及与额外的参考单元交叉的额外的轨线；且其中额外的轨线也被耦合到放大器输入。
7.权利要求2的器件，其特征在于，还包含额外的第一参考单元组、额外的第二参考单元组、额外的电路、以及阵列中存储器单元的各个额外的块(102(2)-102(n))的额外的读出放大器，其中每个额外的第一参考单元组包括用来存储逻辑‘1’的第一参考单元，每个额外的第二参考单元组包括用来存储逻辑‘0’的第二参考单元，且每个额外的电路借助于组合相应的第一和第二参考单元组的输出而产生相应读出放大器的参考信号；且其中每个额外的参考单元组局限于它相应的存储器单元块。
8.权利要求1的器件(300)，其特征在于，还包含第三存储器件(322)；且其中电路(321)包括第一、第二和第三开关(328、330、和332)以及用来控制各个开关的控制逻辑(334)，控制逻辑使第一开关在第一时间间隔内把被选存储器单元连接到第三存储器件，控制逻辑使第二和第三开关在第二时间间隔内把第一和第二存储器件(326和324)连接到被选存储器单元，控制逻辑使第二开关在第三时间间隔内把被选存储器单元连接到第一存储器件，控制逻辑导致第三开关使存储在第一和第二存储器件中的信号相等，相等的信号是参考信号。
9.权利要求1的器件(400)，其特征在于，还包含用来存储阵列中被选存储器单元的逻辑值的第三存储器件(428)；且其中电路(421)包括第一、第二、第三、和第四开关(428、430、432、和434)以及用来控制各个开关的控制逻辑(436)，控制逻辑使第一开关(428)在第一时间间隔内把被选存储器单元连接到第三存储器件(422)，控制逻辑使第二开关(430)在第二时间间隔内把第一存储器件(424)连接到被选存储器单元，控制逻辑使第三开关(432)在第三时间间隔内把被选存储器单元连接到第二存储器件(424)，且控制逻辑使第四开关(434)在第四时间间隔内使存储在第一和第二存储器件中的信号相等，相等的信号是参考信号。
全文摘要
磁随机存取存储器(“MRAM”)器件(100)包括存储器单元(104)的阵列(102)。尽管由于制造公差和诸如阵列中的温度梯度、电磁干扰和老化之类的其他因素造成电阻的变化,但器件(100)仍然产生能够用来判断阵列中每个存储器单元的电阻态的参考信号。
文档编号G11C11/15GK1337709SQ01121930
公开日2002年2月27日 申请日期2001年6月20日 优先权日2000年6月20日
发明者L·T·特兰, K·J·埃尔德雷奇 申请人:惠普公司