专利名称：非挥发性内存的可靠性验证方法与电路的制作方法
技术领域：
本发明涉及一种非挥发性内存的验证电路与方法，且特别涉及一种具有陷阱层(trapping)的非挥发性内存的可靠性验证(qualification test)方法与电路。
请参考
图1，是可以储存两位的具有陷阱层的非挥发性内存的结构剖面示意图。如图1所示，在基底具有做为存储单元的源极18与漏极16的离子掺杂。基底上方则具有栅极结构，栅极结构可以是一种氮化物10/氮化物12/氧化物14(oxide/nitride/oxide)结构。其中氮化物层12用来做为捕获电子的陷阱层。在此，信道热电子注入(channel hotelectron injection)与带对带热电洞注入(band-to-band hot hole injection)分别用来对存储单元进行程序(program)与抹除(erase)程序。
由于陷阱层12是非导体(绝缘层)，所以当电子被吸引进去时，便会被局限于存储单元的漏极侧或源极侧。也就是说，当施加程序电压于栅极与漏极，而源极施加0V的电压时，栅极-漏极侧便会产生大的电场，将电子吸入至陷阱层的漏极侧并且束缚于其中。反之，当施加程序电压于栅极与源极，而漏极施加0V的电压时，栅极-源极侧便会产生大的电场，将电子吸入至陷阱层的源极侧并且束缚于其中。接此，可以做到两位的储存方式，也就是图1所示的位1与位2的位置。表一 着种存储单元可以通过将电子注入绝缘层12后，以改变存储单元的临界电压(threshold voltage，Vt)。然而，存储单元在经过程序/抹除周期(program/erase cycle，P/E cycle)后，已程序状态(programmed state)的临界电压会随着保持时间(retention time)的增加而降低。临界电压的降低会造成漏电电流(leakage current)的增加，并且会使得存储单元的存储信息失效。例如，原来在超过某临界电压是状态“0”的情形时，会因为临界电压的降低，而无法分辨出状态“1”或状态“0”；也就是说，存储单元所储存的信息无法正确的读出。
因此，为了能够确保在存储单元生产后，到经过封装后的产品到达用户的手中，内存可以长期地被使用而不会失效，于是便需要进行测试，来确保经过长期的保持时间后，即使临界电压降低，仍然在正常操作范围，而不会失效。然而，由于测试时间有限，如何运用测试方法来正确且有效预测存储单元的使用寿命(life time)，便成为一重要的工作。
因此，本发明提出一种非挥发性内存的可靠性验证方法与装置，其是一种加速性测试，利用在一段测试时间内，判断存储单元阵列是否可在预定的使用寿命内正常工作。
本发明提出一种非挥发性内存的可靠性验证方法。首先，决定程序电压对与存储单元阵列使用寿命之间的一关系曲线。接着预估该存储单元阵列在预定使用寿命的一程序电压。从该关系曲线，求得对应该预定使用寿命的该程序电压的加速测试程序电压与测试时间，以加速程序电压，连续在测试时间内进行测试。对存储单元阵列中的所有存储单元进行已程序存储状态的验证，并判断存储单元阵列中所有存储单元在经过该测试时间后，是否均维持在该已程序状态。其中当存储单元阵列中的所有存储单元均维持在已程序状态时，则判断为存储单元阵列具有相应的使用寿命；当存储单元阵列中的部分存储单元没有维持在已程序状态时，则判断为存储单元阵列不具有相应的使用寿命。
本发明还提出一种非挥发性内存的可靠性验证电路，用以测试一存储单元阵列，其中存储单元阵列具有复数个存储单元，以复数列与行排列构成，其中各列耦接到一字符线驱动器，且各行耦接到一位线偏压电路，非挥发性内存的可靠性验证电路包括一程序电压验证控制单元，耦接到存储单元阵列，用以对各存储单元进行已程序状态的控制与验证。
通过上述的加速验证方法与电路，利用加速测试的程序电压，在预定的测试时间内，对所有存储单元进行测试。经过预定时间后，随之验证所有存储单元是否均可以被验证在程序化的状态。若是，则可以得知在一实际的程序电压下，其存储单元均被确认可以在预定的使用寿命内正常工作。借此，以达到可靠性验证的目的。
除此之外，以图2为例，临界电压的变化率和程序电压相关性低，约为下式所示dVtdlog(t)≈0.14dVtpgm]]>因此，在相同的判断准则(failure criteria)下，例如以Vt＝2.5V为判断标准时，越高的程序电压Vtpgm，其对应的使用寿命就越长。判断准则代表当临界电压低于此值时，便不能分辨出存储单元中所储存资料系在状态“0”，存储单元失效。
如图2所示，例如当程序电压Vtpgm为4.2V时，图上的临界电压从约3.5V降至约2.7V。也就是在保持时间到接近1000小时时，其临界电压Vt已经接近失效判断准则2.5V。也就是说当程序电压Vtpgm为4.2V时，其使用寿命约只有1000小时。反之，当程序电压Vtpgm为5.92V时，图上的临界电压从约4.75V降至约3.75V。此时离临界电压失效的边界还差很远，也就是其使用寿命远大于当程序电压Vtpgm为4.2V时的条件。图3是在不同的程序电压下，漏电电流与保持时间之间的关系。图3是在不同的程序电压下(Vtpgm＝2.91～3.7V)，检测存储单元的漏电电流Ir(μA)。在图3中是以漏电电流Ir＝0.5μA(图中标示II)做为存储单元失效的判断准则。当漏电电流超过Ir＝0.5μA时，便不能分辨存储单元的储存状态为“0”。此外，标线I代表10年的产品(存储单元)使用寿命。
如图3所示，其可以明显看出程序电压Vtpgm越大的话，其对应的保持时间就越长。以程序电压Vtpgm＝2.91V为例，在保持时间到达1小时后，它的漏电电流便超过0.5μA的标准，而使存储单元失效。以程序电压Vtpgm＝3.29V为例，在保持时间到达约100小时后，它的漏电电流便超过0.5μA的标准，而使存储单元失效。而程序电压Vtpgm＝3.70V为例，在保持时间到达曲线I的10年使用寿命限后，它的漏电流仍未超过0.5μA的标准。即当程序电压Vtpgm＝3.70V，其存储单元的使用寿命可以超过10年。
图4是程序电压与存储单元使用寿命之间的关系示意图。图4是结合图2与图3的结果。从图4可以看出存储单元的使用寿命(保持时间)与程序电压Vtpgm之间大致上是一线性关系。本发明要使用此图来进行存储单元的加速验证。所谓的加速验证即利用一加速测试的程序电压Vta，在一预定的测试时间内，对所有存储单元进行测试。经过该预定时间后，随之验证所有存储单元是否均可以被验证保持在程序化的状态。若是，则可以得知在一较高的程序电压Vtp下，其存储单元均被确认可以在预定的使用寿命之内正常工作。
如图4所示，因为存储单元的使用寿命(保持时间)与程序电压Vtpgm之间大致上是一线性关系，所以当想使用图中的程序电压Vtp来对存储单元程序，并使其具有预定的使用寿命(标线I)时，其会分别对应到一个较低的程序电压Vta与一测试时间(标线II)。
例如，以图4为例，当存储单元在未来要以程序电压Vtp为3.6V来程序时，使其具有105小时(约10年)的使用寿命，便可以利用图4的关系曲线的斜率，来找到一个加速测试程序电压Vta(3.3V)，且该加速测试程序电压Vta对应到一个测试时间103小时。
因此，在进行存储单元的可靠性验证(qualification test)，即验证存储单元是否可以具有预估的使用寿命时，便可以将程序化至加速测试程序电压Vta(3.3v)存储单元，并且经过测试时间103小时。对所有的存储单元进行验证工作，以判断所有存储单元是否均可以被验证在已程序状态。若是的话，也就是所有的存储单元在Vta＝3.3V的情形下，经过103小时后，其存储状态均为可以被验证为正常，而非失效。
此外，因为图4中所呈现的使用寿命(保持时间)与程序电压Vtpgm之间大致上为一线性关系，因此便可以得到当存储单元在未来利用程序电压Vtpgm为3.6V时，其存储单元可以满足10年产品使用寿命的标准。
因此，利用上述的方法，便可以在短时间内，以较低的程序电压来预估存储单元在较高的电压是否可以具有预定的产品使用寿命。
图5是上述方式的一个流程示意图。首先，步骤S100决定程序电压Vtpgm与存储单元产品的使用寿命之间的关系曲线。例如，图4所示的关系图。
步骤S102预估存储单元在一预定使用寿命的程序电压。例如，图4所示，使用寿命为10年时，程序电压Vtpgm为3.6V。之后，步骤S104是从步骤S100所得到的曲线中，求得对应程序电压Vtpgm的加速测试程序电压Vta与测试时间。例如，Vta＝3.3V且测试时间为1000小时。
接着步骤S106以Vta＝3.3V的加速测程序电压，连续在测试时间1000小时内进行测试。经过1000小时后，便在步骤S108对所有的存储单元进行存储单元的存储状态的验证，并判断是否所有的存储单元在经过1000小时的测试后，已程序状态是否均可以维持。
当所有的存储单元经过1000小时的测试后，仍然维持在已程序状态时，则可以在步骤S110得到所有存储单元在经过程序电压Vtpgm的程序化后，可以具有10年以上的使用寿命。反之，当存储单元经过1000小时的测试后，有部分存储单元无法维持在已程序状态时，则可以在步骤S112得到所有存储单元在经过程序电压Vtpgm的程序化后，无法具有10年以上的使用寿命。
综上所述，利用前述的加速验证方法，可以正确且有效地预估产品的使用寿命。
图6是实施本发明的非挥发性内存的可靠性验证方法的一个电路范例示意图。如图6所示，是一个闪存阵列20，而其中只绘出一个存储单元M做代表。熟悉该技术的人员应当知到内存阵列20由复数个存储单元以复数行(位线，连接同一行内存的源极)与列(字符线，连接同一列内存的栅极)方式交错排列而成。字符线驱动器(word linedriver)32耦接到每一条字符线WL，用以提供程序、抹除与读取电压到存储单元的栅极。列地址译码器(row decoder)30耦接到字符线驱动器32，用以接收一列地址后，将其译码后，传送到字符线驱动器32；之后再由字符线驱动器32驱动连接在被选择列地址(字符线)上的存储单元。位线偏压电路(bit line bias circuit)40耦接到每一条位线BL，用以提供程序、抹除与读取电压到存储单元的源极。行地址译码器(columndecoder)42耦接到位线偏压电路40，用以接收一行地址后，将其译码后，传送到位线偏压电路40；之后再由位线偏压电路40提供偏压给连接在被选择行地址(位线)上的存储单元。
程序电压验证控制单元50，耦接至内存阵列20，用以验证内存阵列20中每一个存储单元的已程序状态。如前所述的方法，通过程序电压验证控制单元50来控制内存阵列20中每一个存储单元的已程序状态为加速测试程序电压Vta。当所有的存储单元经过测试时间的测试后，仍然维持在已程序状态时，则可以得到所有存储单元可以具有预估的长期的使用寿命。反之，当存储单元经过测试时间的测试后，有部分存储单元无法维持在已程序状态时，则得到所有存储单元无法具有预估的长期的使用寿命。
综上所述，虽然本发明已以较佳实施例公开如上，但其并非用以限定本发明，任何熟悉该项技术的人员，在不脱离本发明的精神和范围内所作的各种更动与润饰，均属于本发明的保护范围，而本发明的保护范围应当以权利要求书所限定为准。
权利要求
1.一种非挥发性内存的可靠性验证方法，其特征在于包括决定一程序电压与存储单元阵列使用寿命之间的一关系曲线；预估该存储单元阵列在一预定使用寿命的一程序电压；从该关系曲线，求得对应该预定使用寿命的该程序电压的一加速测试程序电压与一测试时间；以该加速测试电压，连续在该测试时间内进行测试；对该存储单元阵列中的所有存储单元进行一已程序存储状态的验证，并判断是否该存储单元阵列中所有存储单元在经过该测试时间后，是否均维持在该已程序状态，其中当该存储单元阵列中的所有存储单元均维持在该已程序状态时，则判断为该存储单元阵列具有该使用寿命；当该存储单元阵列中的部分存储单元没有维持在该已程序状态时，则判断为该存储单元阵列不具有该使用寿命。
2.根据权利要求1所述的非挥发性内存的可靠性验证方法，其特征在于该程序电压对与存储单元阵列使用寿命之间的该关系曲线系大致为线性。
3.一种非挥发性内存的可靠性验证方法，其特征在于包括依据一程序电压对存储单元阵列的使用寿命的关系，预估该存储单元阵列在一预定使用寿命的一程序电压；求得对应该预定使用寿命的该程序电压的一加速测试程序电压与一测试时间；以该加速测试程序电压，连续在该测试时间内进行测试；对该存储单元阵列中的所有存储单元进行一已程序存储状态的验证，并判断是否该存储单元阵列中所有存储单元在经过该测试时间后，是否均维持在该已程序状态。
4.根据权利要求3所述的非挥发性内存的可靠性验证方法，其特征在于该程序电压对与存储单元阵列使用寿命的关系系大致为线性。
5.一种非挥发性内存的可靠性验证电路，用以测试一存储单元阵列，其中该存储单元阵列具有复数个存储单元，以复数列与行排列构成，其中各该列耦接到一字符线驱动器，且各该行耦接到一位线偏压电路，其特征在于该非挥发性内存的可靠性验证电路包括一程序电压验证控制单元，耦接到该存储单元阵列，用以对各该些存储单元进行一已程序状态的控制与验证。
6.一种具有可靠性验证电路的非挥发性内存电路，其特征在于包括一存储单元阵列，具有复数个存储单元，以复数列与行排列构成；一字符线驱动电路，耦接至各该些列，用以驱动各该些列；一位线偏压电路，耦接至各该些行，用以驱动各该些行；一程序电压验证控制单元，耦接到该存储单元阵列，用以对各该些存储单元进行一已程序状态的控制与验证。
全文摘要
一种非挥发性内存的可靠性验证方法。首先，决定程序电压与存储单元阵列之间的一关系曲线。接着预估该存储单元阵列预定的一程序电压。从该关系曲线，求得对应该预定的该程序电压的加速测试程序电压与测试时间，以加速程序电压，连续在测试时间内进行测试。对存储单元阵列中的所有存储单元进行已程序状态的验证，并判断存储单元阵列中所有存储单元在经过该测试时间后，是否均维持在该已程序状态。其中当存储单元阵列中的所有存储单元均维持在已程序状态时，则判断为存储单元阵列具有预估的使用寿命；当存储单元阵列中的部分存储单元没有维持在已程序状态时，则判断为存储单元阵列不具有该预估的使用寿命。
文档编号G11C29/00GK1405783SQ0113067
公开日2003年3月26日 申请日期2001年8月17日 优先权日2001年8月17日
发明者蔡文哲, 汪大晖, 邹年凯 申请人:旺宏电子股份有限公司