专利名称：磁盘驱动信息存储装置的制作方法
技术领域：
本实用新型是涉及一种磁盘驱动信息存储装置，特别是适用于掌上型、手持型或袖珍型磁盘驱动信息存储装置的旋转马达控制系统。
背景技术：
随着计算机设备尺寸的减小，更小型磁碟机相应的产生，满足计算机器件尺寸减小的需求。一种硬盘驱动装置，包括一个3.5寸的硬盘，该装置在美国专利第4,568,988号有所揭露。该专利描述了一个使用直径范围为85-100毫米3.5寸磁碟的温彻斯特硬盘驱动器，该驱动器的记录密度为每英尺600条轨道，使用开环伺服系统。当格式化的时候，可以提供每张盘多达5兆字节的存储容量。该专利还揭示了旋转执行器的使用，该执行器是由步进电机通过传送带驱动的。
计算机器件尺寸的减小还导致了2.5寸硬盘驱动装置的发展。类似的硬盘驱动装置在美国专利第4,933,785号中有阐述。该驱动装置使用两个直径为2.5寸硬盘，并且使用旋转执行器来决定记录磁头在磁道上的位置。上述的磁碟驱动的轨迹被描述为2.8寸×4.3寸，也就是说，用于封装硬盘驱动器的壳体是2.8寸宽4.3寸长。通常这种尺寸的硬盘驱动应用于尺寸为8.5寸×11寸×1寸的计算机。随着计算机变得越来越小，例如，掌上型、手持型或袖珍型的计算机，如何提供一种比前文所述的尺寸更小的硬盘驱动装置是很有必要的。
发明内容本实用新型的目的在于提供一种体积小、重量轻、适合用于掌上型、手持型或袖珍型微型磁盘驱动装置的具有启动控制电路的旋转马达控制系统。
本实用新型的目的可以由以下技术方案来实现一种磁盘驱动器信息存储装置，其包括一用来记录和复制信息的磁盘，其直径范围为45-50毫米；一壳体，其第一外部直径约为51mm；一安装于所述该壳体上的旋转马达，用于驱动磁盘旋转，所述旋转马达包括一转子，用于支撑磁盘并驱动磁盘绕轴旋转；一与所述旋转马达连接的启动控制电路，其特征在于所述启动控制电路进一步包括一反电动势交换脉冲输入线、计数器电路、逻辑电路及计数器方向控制电路；所述反电动势交换脉冲输入线用于接收反电动势交换电路产生的反电动势交换脉冲；所述计数器电路包括一输入线、一计数方向控制终端及一输出线，其中，所述计数器电路可以根据所述输入线上的信号改变计数值，当计数值与一预定值相等时，在输出线上产生一启动脉冲，所述方向控制终端的信号决定上述计数值的改变方向；所述逻辑电路的输入线与上述反电动势交换脉冲输入线连接，输出线与所述计数器电路的输入线连接；所述计数器方向控制电路的输入线与上述反电动势交换脉冲输入线连接，输出线与所述计数器控制电路的计数方向控制终端连接，在启动旋转马达时，所述计数器方向控制电路在上述输出线上产生第一电平信号；其中，在启动旋转马达的基础上，所述计数电路根据上述逻辑电路输出线上产生的时钟脉冲在第一方向改变计数值；所述计数器方向控制电路会根据反电动势交换脉冲向上述计数器电路的计数方向控制终端产生一信号提供第二电平，因此，所述计数值在不同于第一方向的第二方向改变，从而保证旋转马达从启动模式向反电动势交换模式的平稳转换。
本实用新型与现有技术相比由于提供一个微处理器接口和几个串行端口，电路的操作参数可依据马达参数和环境条件的改变而编程；通过使用频率源或可编程计数器，马达无需作物理结构上的改变就可获得广泛的参数范围。旋转马达的参数可根据微处理器的命令进行改变，因此，如果替换磁盘驱动器，系统参数将会改变，微处理器就会相应改变旋转马达的操作参数。另外，无需使用外部电容，所以整个控制电路可集成于一块集成电路芯片上，从而将使用空间最小化，也消除基于电容变化和主板漏电的影响；而且，控制电路对漏电不敏感，严格的定时不受温度，湿度和其他环境因素的影响；最后，定子驱动器芯片的严格定时本质上是统一的，其并不要求模拟电路接收器和发生器的匹配。
下面参照附图结合实施例对本实用新型作进一步的描述。
图1是硬盘驱动器的俯视图以及与其相关联的包括一驱动器和一电子控制器的电路板。
图2是图1沿线2-2方向所示的驱动器与电路板的剖视图。
图2是一放大的磁头磁碟组件的俯视图，其中，装置封套已经移除，且磁头处于卸载状态。
图3是图1沿线8-8方向所示的磁头磁碟组件的交叉部分视图。
图4是用于磁头磁碟组件的联合电子结构方框图和部分结构图。
图5是用于控制旋转马达的旋转回路的方框图。
图6A、图6B是读/写组合回路的方框图。
图7A、图7B是一执行驱动器和电源开关回路的方框图。
图8是执行器A/D和D/A回路的方框图。
图9是磁碟控制回路的方框图。
图10A、图10B、图10C、图10D是门阵列回路的方框图。
图11是使用在门阵列上的时钟逻辑的内存映射寄存器的示意性回路。
图12A是使用在记录磁碟上的典型扇区的示意图。
图12B是由门阵列可编程的低电平定时回路产生的信号的时间方框图。
图12C是由门阵列的数字解调器和原地址分离器产生信号的时间框图。
图13是本实用新型的BEMF传送回路的方框图。
图14A是转速计信号的波形示意图。
图14B和14C是BEMF传送回路中的计数器值的曲线示意图。
图15是启动回路的方框图。
图16A至16J是启动回路的操作的一组波形示意图。
图17是监控回路的方框图。
图18A-18K是监控回路的操作的一组波形示意图。
具体实施方式请参考图1，该图展示磁头磁碟组件1、与其相关联的碟驱动器与控制器电路板2以及连接在磁头磁碟组件1及碟驱动器与控制器电路板2之间的柔性连接线3。通过将碟驱动器与控制器设置在一个单独的电路板上，可以减少管脚及减少磁碟驱动器的体积。磁头磁碟组件1宽约为50.8毫米，长约为70毫米，厚约为10毫米。在一个直径范围为45毫米到55毫米的硬盘上使用上述尺寸的壳体，并且在硬盘的两面记录信息，提供一个存储容量为11.5兆到23兆空间。这样紧凑的尺寸使磁碟和它相关联的碟驱动器与控制器电路板能够应用于掌上型或袖珍型计算机上。
为了增加存储的容量，磁碟驱动器与控制器需要很低的操作电源，所述的低操作电源是通过转子上带有线圈的旋转马达来实现的。当旋转马达给磁碟驱动器供电时，线圈中仅有一个线圈部分动作。当驱动器的电源被切断时，两个线圈部分就被连续的连接起来，产生的反向EMF信号驱动执行器线圈40将磁头从磁碟上卸载下来，减少将磁头从磁碟表面上离开时所需要的启动电源的大小。由于小型计算机的电池型号小且容量低，所以上述的电源存储特征也是适用于小型计算机上。
本实用新型的磁碟驱动使用具有23兆的数据存储容量单一的磁碟。在下表中，是本实用新型的磁盘驱动器所用的主要参数。
版本1 版本2容量 每个驱动器(兆) 11.5 23.0格式 每个磁道(字节) 11,77623,552每个扇区(字节) 512 512扇区的每个磁道 2323(0D)2346功能 记录密度(BPI) 38,10046,400变量密度(FCI) 28,60034,800区域密度5686磁碟1 1数据磁头2 2数据柱面480 610轨道密度(TPI) 1,486 1,857记录方法1,7 1,7性能 介质传输率 0.92 1.84界面传输率 4.0 4.0旋转速度3,490 3,490延迟时间8.6 8.6平均寻找时间2929寻道时间8 8最大寻找时间4040启动时间(典型) 1.5 1.5缓冲大小3232界面AT/XT AT/XT电源 +5VCD±5％启动电流0.8Amps典型散热功率 3.5watts空转 1.0watts读/写/寻找0.5watts电源存储模式 0.5watts待机模式 0.03watts休眠模式 0.01watts
请参考图2与图3，图2所示的是将盖体7移除后的磁头磁碟组件1的放大俯视图。磁头磁碟组件1使用一个单一的硬盘16，该硬盘16具有一个磁性材料的涂层平表面，用于记录和备份数据信息。硬盘16的外直径约为48毫米，内直径约为12毫米，其包括一个铝盘，该铝盘有一层适合上下平表面的磁性涂层。硬盘16是在壳体上支撑旋转，该旋转是由非电刷式直流旋转马达提供的。该非电刷式直流旋转马达包括一个马达，该马达具有九个迭片17，每个迭片都有一个线圈18。定子部分是支撑在基体8上的。转子19紧紧的依附在转轴20上，该转轴20是由基体8利用一个轴承装置21支撑的。永久性磁环22是由一组迭片17和线圈18共同操作关系支持的。永久性磁环22也由转子19的较低部分23支持。硬盘16由转子19支持旋转，并且，夹环24紧卡在转子19上。
图4是一个电子方框图和部分方框图结构的说明，在图中，展示的是硬盘16和旋转马达的迭片结构17的连接。
请参照图13，BEMF交换电路包括微处理器接口100”，两个计数器102”、104”、逻辑控制回路106”、107”、108”和114”，提供信号来源的频率源112”和113”。电路还包括零检测器109”、110”，与门122”、123”，或门124”、128”，非门131”、132”。
在操作阶段，以上描述的比较仪和解码电路产生如图3E所示的转速计信号。该信号由线135”传输，经过逻辑电路114”，门电路122”，131”和132”后，由控制器102”的U/D端接收。
当马达以正常速度运转时，计数器102”在转速信号处于高电平状态时开始计数。计数器装载信号F1，当转速信号处于低电平状态时，计数器装载信号F2。信号F2是F1的两倍。请参考图14A和28B，当计数器102”到达0值时，并被零检测器110”检测到，转速信号位于Y点，该点是对马达进行换向整流的最优时间，此时，逻辑回路114”也产生一个BEMF交换脉冲，该脉冲通过或门128”提供给马达频率器。
计数器102”递减计数时，计数器104”累加计数并以F1为时钟信号。计数器102”的值为零时，逻辑电路107”使计数器104”的时钟无效。转速计的信号转换为高电平时，计数器104”由U/D端控制进行递减计数。当值为零时，转速计信号到达X点，该点也为马达转换方向的最佳时刻。因此，逻辑电路108”产生一反电动势脉冲，通过线126”和或门128”传递给马达音序器。
在最初的回转阶段，反电动势转换电路控制马达的转换。当马达开始启动时，转速信号太长，计数器102”和104”将会达到一个很大的值，由于每个计数器都到达过大的计数值，它会使单独的计数器耗费更长的时间减计数到0值。因此，回路必须可以根据当前的转速信号在最优时间里对马达进行调整。
但是可能存在这样潜在的问题。如果马达以极低的速度运转，转速周期也许会很长，计数器102”和104”可能会溢出。这将会使转速信号在转换状态时计数器102”和104”有一个过低的计数值，而这个错误的计数值会使马达在错误的时间换向整流。
本实用新型提供的回路可以用多种方式避免这个问题。在设计回路时，可以将计数器的计数值设计的足够大，避免溢出现象发生；同样，也可以在编程时使频率信号F1、F2在启动时具有很小的值，这样计数器就不会很快计数，也就不会发生溢出。这一目的可以通过对由微处理器控制的频率信号源112”和113”进行编程来达到。
参照图15，展示的是启动振荡器回路260”的方框图，该回路允许旋转马达从转动状态到停止状态。当由马达产生的BEMF信号振幅足够大时，启动脉冲产生回路将会被禁止，这时，由线116”接受的BEMF信号被用来调整马达振幅。
回路包括微处理器接口140”，频率时钟142”，寄存器和计数器时钟144”，单触发电路146”、148”和逻辑时钟150”。回路还包括一个零计数检测器152”，门158”、160”、162”和164”，或门166”、168”，频率器170”，马达放大器172”和旋转马达174”。
图16A-16J展示的是振荡器的波形和信号。图16A代表了计数器156”的计数值，图16B展示的是从最大值检测器154”产生的启动脉冲。图16C展示的是在线116”处接收的BEMF交换脉冲。图16D和16E展示的是来自与门158”和160”的输出信号。图16F则是提供给计数器156”U/D终端的控制信号。图16G是由零检测器检测的零值。图16H是最大值计数器152”检测到的最大值。最后，16I和16J是门164”和162”的输出信号。
在磁盘驱动单元最初操作时，旋转马达是静止的。现假设旋转马达以理想的顺时针方向旋转。微处理器通过接口140”对频率信号F1和F2进行编程。另外，微处理器进一步对计数器156初始化置零，设置单击脉冲持续时间，设置最大值计数探测器154”计数值。信号F1通过门电路158”，164”，166”计数器156”输入时钟。因此，计数器156”如图16A所示开始累加计数。计数器156”的值递增直到达到最大计数值(如图点B)。此时，最大计数探测器154”通过或门168”向音序器170”产生一启动脉冲，使放大器172”转换方向。启动脉冲如图16B所示。马达转到下一相，逻辑电路15O”同时复位计数器156”。在没产生反电动势的情况下，该顺序将继续。
定时阶段从A点到C点，设置马达参数，驱动马达旋转。引起马达运转的震动在下一启动脉冲传送前结束。另外，A-C定时阶段的适当设置很重要，因为，如果脉冲到来的时间很快，马达可能会逆时针旋转，然而，如果脉冲到达很慢，马达的旋转可能不够快从而不能产生反电动势信号。
当到达F点时，马达快速旋转产生反电动势转换脉冲如图16C所示。该脉冲被单击电路148”接收。另外，单击电路146”也被启动。此时，计数器156”递减计数，信号F2变为计数时钟。在单击电路中146”中，计数器156”在编程的时间内递减计数。该段时间从点F到点G。单击电路146”时间溢出时，计数器156”继续计数直到点H，正常操作直到点J。此时，产生另一个反电动势，计数器156”又开始递减计数。然而，在这段时间内，电路产生更多的反电动势脉冲阻止计数器156”达到最大计数值。最终，计数器156”的计数值为零。到此时，反电动势脉冲产生的速度很快保证单击电路146”不断启动。因为计数器156”的值为零，没有产生启动脉冲。启动电路不起作用，马达174”和放大器172”被反电动势脉冲转换方向。
本实用新型中，启动震荡电路的结果，加速脉冲的频率是可编程的，其可提供给马达各种参数，也可改变操作环境。此外，因为不需要外部电容，整个电路可制作在一块集成电路芯片上。因此，需要的空间最小化。最终，由于电容的不稳定性和主板漏电导致的加速脉冲的变化被消除。
取消反电动势转换电路和探测适当旋转方向的监视器电路被最终考虑。参见图17，监视电路包括计数器180”，182”，解码逻辑电路184”，186”，微处理器接口120”，该接口允许计数器180”，182”，解码逻辑电路184”，186”根据状态和参数的改变而编程。监视器电路进一步包括一比较仪190”，用于测试反电动势信号的极性，一触发器192”，与门194”，196”，198”，或门200”，202”，和非门204”，206”。
参见图18A-18K，结合电路示意图，微处理器对计数器180”计数长度，解码器的解码值进行编程，解码逻辑的输出信号在TC1输出。延迟时间段的设置脉冲如图18D所示。在该阶段，反电动势比较仪被屏蔽，所以噪声干扰不会影响输出信号。计数器182”和在终端计数线2产生输出信号的解码逻辑186”的解码值被编程，设置时间段如图18E所示，在该时间断内将会检查反电动势的极性。
当反电动势转换脉冲，启动震荡脉冲或TC2脉冲将触发器192”置于高电平状态时，电路通过或门200”被激活。触发器的输出信号如图18B所示。当触发器192”的输出信号为高电平时，与门194”产生的时钟信号传向计数器180”如图18H所示，计数器180”开始累加计数如图18C所示。当终端计数器1(TC1)的值期满，与门194”无效，与门196”和198”激活。因此，根据与门196”输出的时钟信号，计数器182”开始累加计数如图18F。
如果马达没有按照正确的方向旋转，从C相输出的反电动势信号是正的，这样，从比较仪190”输出的信号为低电平，依据图18I的时钟信号允许计数器182”达到终端计数值2(TC2)。此时，触发器192”和计数器182”复位，如图18G所示的脉冲传递给音序器，将马达放大器转换为下一相。因为终端电路信号(TC2)输入到与门200”，该循环重复进行。
如果反电动势信号是负的，比较仪190”和与门198”的输出信号为高电平，计数器182”被或门202”的输出信号复位。计数器182”在复位阶段的波形如图18J所示。图18K所示的与门196”的时钟信号有较少的重复。如果马达按正确的方向旋转，不会有脉冲传递给比较仪，也不会到达终端计数值。或门202”的输出信号复位触发器192”，电路等待下一个脉冲输入给或门200”。
在图17中只显示了一个比较仪190”，其监视C相电压。其它的两个比较仪以同样的方式连接于电路中，监视电压信号的A相和B相。
图4中，上承载臂28定位于磁盘16读写区域上方，滑块也定位于理想的磁道上。电缆56(图10和图11)的电导从读/写记录元件向前置放大器49提供模拟信息，前置放大器安装于基座8上(如图2所示)。读/写前置放大器49是由Silicon系统公司part no.32R2030实现，也可以是功能相当的放大器。读/写放大器在磁盘16表面记录和播放数据信息的功能是该领域技术人员习知的。数据提供给读/写前置放大器，并由读/写内嵌在电路板6中的结合电路71接收。
图6用功能块的形式说明了读/写结合电路71，该读写结合电路可由国家半导体第DP8491号“硬盘数据路径电子电路”来实现。
旋转激励器致动线圈40的控制信号控制安装于承载臂之上的读/写记录元件的位置。在本实用新型中，激励器驱动器和断电卸载电路72提供控制信号将读/写记录元件定位在要求的位置上。图7详细说明了该驱动器和断电卸载电路72。图7虚线框内的部分由标志15-1代表，其可由AllegroMicroSystems，Inc.，Worchester，Mass.，part no.8932“音圈马达驱动器”实现。致动线圈40的控制信号为模拟信号，其通过激励器驱动器和断电卸载电路72提供。同样，嵌入伺服系统的反馈信号也为模拟信号，这是该领域技术人员众所周知的。当用户要求将读/写记录元件定位在指定的磁道上时，搜索控制信号以数据信号的形式提供。激励器A/D & D/A电路73将从嵌入式伺服回路返回的模拟信号转换为数字信号，又将精确的磁道地址信号转换为数字信号。电路的详细框图如图8所示。
回到图4，磁盘控制器72与读/写结合电路71，数据总线75，RAM缓冲器76连接，并通过接口连接器4收发信号，与驱动器和控制电路板的外部通讯。磁盘驱动器74的实现可通过Cirrus Logic，Inc.of Milpitas，Calif.，“集成PC磁盘和控制器”part no.CL-SH265实现。只读存储缓冲器76是8位带宽32K可寻址范围的数据存储装置，当然最好是半导体类型的随机存储器。
磁盘驱动器的高电平框图如图9所示。
驱动器控制电路板2进一步包括与数据总线75连接的微处理器77，只读存储器78和门阵列79。微处理器77可由摩托罗拉微处理器模式68HC11或因特尔公司的微处理器部分80C196，或其他功能相当的微处理器来实现。只读存储器可以是具有32k寻址范围，8比特宽度的任一存储装置。在本实用新型中，为减小尺寸，适宜使用半导体存储装置。
图18为门阵列79的方框图。
图18为图4中门阵列79的模块图。参见图4和图18，多路低字节地址数据总线75与门阵列79相联，用于在门阵列79和微处理器77间双向传送信息。在整个附图中，具有双向箭头的线表示数据在该线上双向传输，其与标有单箭头的线相对。标有单箭头的线表示数据只能单向的按照箭头指示的方向传送。微处理器77为门阵列79提供地址信息作为门阵列79的输入信号。另外，门阵列79也与图4中的其他电路进行信息的传送。为便于理解图18中门阵列79的线输入与输出关系，在图中标有标记来识别电路的连接情况。
参见图18，地址锁存器82和多路低位地址和数据总线75连接，其接收保存从总线75传来的信息。地址有效时，微处理器77建立定时，地址锁存器82接收地址脉冲。所有从地址锁存器82输出的信号通过总线83传递给只读存储器78，另外，低位地址信息也从地址锁存器82传送到激励器A/D & D/A电路73。地址锁存器的低位地址也通过总线85传送给地址解码器84。地址锁存器82和任何可获得的8位锁存器相同，例如TTL74LS373锁存器。解码器84经由总线86从微处理器77接收高位地址信息。从地址锁82和定时信号中获得的低位地址字节可以命名成DATASTORE，是从微处理器77到门阵列寄存器的译码地址之间的线80和外部芯片选择线中获得的。更特别的，外部芯片选择信号通过线87提供给读/写结合电路71串行端口，旋转控制电路70的选通端口，和激励器A/D & D/A电路73的芯片选择输入端。在门阵列79内部解码地址信息用来选择存储器映射的控制/状态寄存器。解码器84可采用74LS138解码电路。
时钟逻辑存储映射寄存器88产生所有的脉冲，提供给可编程低电平定时电路89，可编程字长串行口90，数据解调器和地址离析器91，脉宽调整定时器92，93，和编码/解码器94。门阵列79外部的晶体95为时钟逻辑存储映射寄存器88提供稳定的震荡频率。时钟逻辑存储映射寄存器88的存储映射寄存器部分的功能就是将定时信号所使用的电能最小化。参看图11，存储器映射部分提供时钟信号给可编程低电平定时电路89，可编程字长串行口90，数据解调器和地址离析器91，脉宽调整定时器92，93，和编码/解码器94，这些元件在图11中都已示出。经由双输入与门提供给每一个器件，完成上述功能。在执行存储器映射寄存器期间，使用100，115和116D触发器。每一触发器都从地址解码器88接收时钟信号。D触发器96的Q输出端作为与非门101的一个输入端，与非门101的另一输入端和晶震95的一端相连，与非门101的输出端和晶振95的另一端相连。与非门101的输出端作为与门102-105，和117-118的输入端。D触发器96-100和115-116的D输入端与多路低位地址和数据总线75连接。D触发器96通过它的Q输出端驱动与非门执行振荡器101；其他触发器97-100的Q输出端分别驱动与门102-105的第二输入端；D触发器115和116分别驱动与门117和118的第二输入端。与门102-105，117-118的时钟信号只在需要时才会提供。
可编程低电平定时电路89产生定时信号通过线106提供给读/写前置放大器，线107上的定时信号传送到读/写结合电路71上，复数个定时信号通过总线108传送给数字解调器和地址离析器91，一定时信号通过线109传送给完全检测及地址比较仪110。数字解调器和地址离析器91通过总线111为包括在读/写结合电路71内的探测器产生脉冲窗口。附图帮助理解各种电路和定时窗口的操作，图12A阐明本实用新型磁盘使用的伺服系统；图12B为可编程低电平定时电路89产生的窗口示意图；图12C为数字解调器和地址离析器91产生窗口示意图。为帮助理解，现制表如下，表中左栏为图12B和图12C中窗口的名称，中间一栏为窗口功能描述，右栏为使用该窗口信号电路。
窗口名称 窗口功能描述窗口信号提供到RW_ON 读/写放大开 读/写前置放大电路49PD_ON 脉冲探测开 读/写结合电路71START_SF 启动伺服区域数字解调器和地址离析器91SRCH_ON 搜索缺口和同步信号 数字解调器和地址离析器91SRCH_END 结束搜索数字解调器和地址离析器91NOM_END 伺服区域的正常结束 数字解调器和地址离析器91SVF_Time 伺服区域定时读/写结合电路71SV_WR_EN 伺服区域写激活 读/写结合电路71AGC_HOLD 保持自动增益控制读/写结合电路71LOW_THRS 低电平探测 读/写结合电路71RESTART 重启动低电平定时低电平定时器完全检查和地址比较仪110比较读伺服域信息完整检查模式和存储于存储器映射寄存器中的预期模式。另外，磁道地址与预期的磁道地址是有选择性进行比较的。如果这些比对并不匹配，就在状态寄存器中存储一个错误信号并通过数据线112传送到微处理器77中作为状态信息。
回到数字解调器和地址离析器91中，该电路的输出信号通过总线111作为读/写结合芯片71的脉冲信号。而数字解调器和地址离析器91通过线113从读/写结合芯片71接收转换脉冲和信号。数据解调器和地址离析器91使用该信息决定磁道地址，并将地址传递给微处理器77及完全检查和地址比较仪110。
脉宽调节定时器92的一个输入端和多路低位地址数据总线75连接，微处理器通过总线75设置输出信号的频率和占空比。脉宽调节定时器92中的存储寄存器存储的数据产生控制信号设置读期间的宽度，这种控制可以通过线123提供给读/写结合电路71。脉宽调节定时器93也可以从多路低位地址数据总线75中获得一个输入，其输出一个写电流控制信号，通过线114提供给读/写前置放大电路49。定时器92和93的输出信号通过RC电路滤波后为上述的两个功能提供适当的电压。
可编程字长串接口90用来对读/写结合电路71，致动驱动器72和旋转控制电路70编程。从可编程字长串行接口90输出的串行时钟频率也可以提供给上文所述的芯片。微处理器77的编程信息通过多路低位地址数据总线75载入可编程字长串行端口90。这种设计所指定的地址是由微处理器通过地址译码器84设置的，数据长度则是由微处器通过包括可编程字长串行接口90的存储映射寄存器设置的。
电源管理电路119为一寄存器存储映射装置，其控制驱动器每一功能块的激活。因为在某一时间只有请求激活的功能块被激活，所以驱动器使用的电能被最小化。
编码/译码器94从磁盘驱动器中获得NRZ读数据和时钟信号，并从这些信号中产生写代码数据，该数据通过线120提供给读/写组合电路71。编码/译码器94能够从磁盘驱动器74获得读门和写门信号。编码/译码器94从读/写组合电路上获得读代码和时钟信号，并产生NRZ读数据和NRZ读时钟频率，该数据和时钟信号分别通过线121和122提供给磁盘驱动器74。编码/译码电路94可以利用标准的1，7编码电路来执行。
权利要求1.一种磁盘驱动器信息存储装置，其包括一用来记录和复制信息的磁盘；一壳体，其第一外部直径约为51mm；一安装于所述该壳体上的旋转马达，用于驱动磁盘旋转，所述旋转马达包括一转子，用于支撑磁盘并驱动磁盘绕轴旋转；一与所述旋转马达连接的启动控制电路，其特征在于所述启动控制电路进一步包括一反电动势交换脉冲输入线、计数器电路、逻辑电路及计数器方向控制电路；所述反电动势交换脉冲输入线用于接收反电动势交换电路产生的反电动势交换脉冲；所述计数器电路包括一输入线、一计数方向控制终端及一输出线，其中，所述计数器电路可以根据所述输入线上的信号改变计数值，当计数值与一预定值相等时，在输出线上产生一启动脉冲，所述方向控制终端的信号决定上述计数值的改变方向；所述逻辑电路的输入线与上述反电动势交换脉冲输入线连接，输出线与所述计数器电路的输入线连接；所述计数器方向控制电路的输入线与上述反电动势交换脉冲输入线连接，输出线与所述计数器控制电路的计数方向控制终端连接，在启动旋转马达时，所述计数器方向控制电路在上述输出线上产生第一电平信号；其中，在启动旋转马达的基础上，所述计数电路根据上述逻辑电路输出线上产生的时钟脉冲在第一方向改变计数值；所述计数器方向控制电路会根据反电动势交换脉冲向上述计数器电路的计数方向控制终端产生一信号提供第二电平，因此，所述计数值在不同于第一方向的第二方向改变，从而保证旋转马达从启动模式向反电动势交换模式的平稳转换。
2.如权利要求1所述的磁盘驱动器信息存储装置，其特征在于所述计数器电路进一步包括一计数值总线，所述总线可传送代表该计数值的信号；一计数探测器，与所述计数值总线和该计数器电路输出线连接，所述计数探测器可根据探测到的选择计数值产生该启动脉冲；
3.如权利要求1所述的磁盘驱动器信息存储装置，其特征在于所述计数器电路进一步包括一计数值总线，所述总线传送代表该计数值的信号；一计数探测器，其一输入线与上述计数值总线连接，其一输出线与所述逻辑电路连接；其中，在探测到一选择计数值的基础上，所述计数探测器在该输出线上产生一信号；所述逻辑电路对上述计数探测器输出信号做出响应，禁止所述逻辑电路输出线产生信号。
4.如权利要求3所述的磁盘驱动器信息存储装置，其特征在于所述启动控制电路进一步包括音序器电路，所述音序器电路的一输入线与上述计数器电路的一输出线连接，其中，所述音序器电路可根据该计数器电路的该启动脉冲转换该旋转马达的相位。
5.如权利要求4所述的磁盘驱动器信息存储装置，其特征在于所述启动控制电路进一步包括一第一脉冲发生器电路，其一输入线与所述反电动势转换脉冲输入线连接，一输出线与上述音序器电路连接，其中，所述第一脉冲发生器电路对所述反电动势转换脉冲响应，在上述输出线上产生一脉冲。
6.如权利要求5所述的磁盘驱动器信息存储装置，其特征在于所述计数器方向控制电路包括一第二脉冲发生器电路，其一输入线与所述反电动势转换脉冲输入线连接，一输出线与所述计数器电路的计数方向控制终端连接，其中，上述第二脉冲发生器的输入线和输出线分别是所述计数器方向控制电路的输入线和输出线。
7.如权利要求1所述的磁盘驱动器信息存储装置，其特征在于进一步包括一与所述计数器电路连接的微处理器接口，且所述计数器电路的计数模块是可编程的，所述计数器电路的输入线上的频率信号是可编程的。
8.如权利要求1所述的磁盘驱动器信息存储装置，其特征在于所述磁盘驱动器是一接触启/停磁盘驱动器。
9.如权利要求1所述的磁盘驱动器信息存储装置，其特征在于所述磁盘驱动器是一动态磁头装载磁盘驱动器。
10.如权利要求1-6或15-18所述的磁盘驱动器信息存储装置中的任意一项，其特征在于所述磁盘的直径范围约从45mm-50mm。
专利摘要一种磁盘驱动信息存储装置，包括一第一外部直径约为51mm的壳体和一可记录及复制信息且直径范围约从45mm到50mm的磁盘。该装置使用一具有启动控制电路的旋转马达控制系统。该启动控制电路包括一计数器，该电路可进行可编程调节改变系统参数。该启动控制电路无需外部电容，能提供稳定的启动脉冲。该旋转马达控制系统还包括一反电动势(BEMF)交换电路，该交换电路使用数字技术操作。该反电动势电路也可进行可编程调节改变系统参数。
文档编号G11B21/08GK2594915SQ0224979
公开日2003年12月24日 申请日期2002年11月23日 优先权日2002年11月23日
发明者詹姆士·莫利郝斯, 史蒂文森·沃克, 迈克尔·尤坦里克, 约翰·布拉盖勒 申请人:深圳易拓科技有限公司