专利名称：复合存储电路及具有该电路的半导体器件的制作方法
技术领域：
本发明涉及一种由并联连接的易失性存储电路和非易失性存储电路组成的复合存储电路，还涉及一种具有这种复合存储电路的半导体装置。
背景技术：
在高通用性的电子计算机例如是个人计算机中，如果要启动电子计算机执行任务，在接通主电源之后开始初步启动工作，电子计算机执行一个预定的启动程序并将启动所需的文件读入电子计算机的主存储器进入使用状态。
具体地说，在存储在辅助存储器例如是硬盘中的大量文件当中，用作启动的所需文件被读入用作电子计算机主存储器的一个主存储器中，并被进一步读入一个系统LSI芯片的高速缓冲存储器中，以便能够接受所需的输入并且完成初步启动工作。
由于初步启动工作会受电子计算机处理速度的影响，一般需要数十秒到几分钟。
在完成工作之后执行电子计算机的关机操作时，电子计算机不会立即关闭主电源，而是启动一个操作暂停工作来停止可能正在运行的程序的工作，在程序停止之后，将程序使用的文件信息写入硬盘，并且在确认电子计算机的状态允许关闭主电源之后允许主电源关闭。
这一操作暂停工作也会受电子计算机处理速度的影响，至少需要数秒到数十秒。
执行操作暂停工作是为了便于为下一次启动产生启动状态，并且为下一次执行启动规定仅仅需要最少程序的初步启动状态。另一方面要配置初步启动工作，按照前一操作暂停工作为下一次启动规定的初步启动状态信息执行启动程序来平滑地启动电子计算机。
然而，由于存储在作为电子计算机中央处理单元的系统LSI芯片内的诸如寄存器，锁存器，触发器和计数器等各种存储电路中的信息不需要作为下一次启动的初步启动状态信息，操作暂停工作不用按文件将这一信息存入硬盘。另外，由于寄存器，锁存器，触发器和计数器等各个存储电路是易失性的，在停止为系统LSI芯片供电时会消失。
不同于正常关机操作，如果电源发生故障或电子计算机的插头从插孔中被错误拔出并且在电子计算机工作期间停止供电，则构成电子计算机的各个器件就会立即停止，造成系统停机。
目前还没有能够将发生系统停机时该存储的信息存储在电子计算机特别是系统LSI芯片内的诸如寄存器，锁存器，触发器和计数器等易失性存储电路中的装置。因此，如果发生系统停机，电子计算机在系统停机之前的工作状态信息就会消失。
为了防止因系统停机丢失工作状态信息，电子计算机自动并周期性形成工作中使用文件的备份文件，并且将备份文件存储在硬盘中。在发生系统停机并在电子计算机重新启动之后读出最后的备份文件，这样就能使状态恢复到系统停机时的状态。
在发生系统停机时，电子计算机不执行操作暂停工作就被停机。因此就无法规定下一次启动的初步启动状态，这样会妨碍顺利执行下一次启动。另外，在这种情况下，若是采用正确的备份文件，例如是前一次启动的初步启动状态信息，就能顺利执行重新启动。
然而，上述普通电子计算机不能实现在主电源接通之后立即复制先前使用状态的瞬时接通功能，以及在关机操作之后立即关闭主电源的瞬时关闭功能。由此产生的问题是需要很长时间来执行启动和关机操作。
同样，在电源因电力故障等关闭时，存储在系统LSI芯片内的诸如寄存器，锁存器，触发器和计数器等存储电路中的信息不能保持。这样带来的问题是在随系统关机重新启动之后不可能使电子计算机恢复到关闭之前的状态。
采用即使在停止供电之后仍然能维持存储信息的非易失性存储电路能够解决上述问题，例如是系统LSI中的寄存器，锁存器，触发器和计数器等存储电路。然而，如果寄存器，锁存器，触发器和计数器由非易失性存储电路构成的，作为实际问题，向存储电路写入信息和从存储电路读出信息的操作比采用易失性存储电路要慢，并且功耗比易失性存储电路要大。因此，如果系统LSI芯片是由非易失性存储电路构成的，就会产生难以改善系统LSI芯片性能的问题。
发明内容
为了解决上述问题，按照本发明权利要求1所述的一种复合存储电路，该存储电路是由并联连接的易失性存储电路和非易失性存储电路构成的，并且在非易失性存储电路中存储的信息和易失性存储电路中存储的信息相同。具体地说，易失性存储电路用于正常信息读出和写入，如果易失性存储电路中的存储信息在供电停止状态下可能消失，就在非易失性存储电路中存储和易失性存储电路中的存储信息相同的信息。这样，即使在停止供电时也能持续保持存储信息，同时维持高速的信息读出和写入操作。
按照本发明权利要求2中所述的配置，随着对易失性存储电路的电源下降，易失性存储电路中的存储信息被写入非易失性存储电路。具体地说，随着对易失性存储电路的电源下降，如果易失性存储电路中的存储信息可能消失，就将易失性存储电路中的存储信息写入非易失性存储电路，以免存储信息消失。
按照本发明权利要求3中所述的配置，随着对易失性存储电路的电源下降，易失性存储电路中存储信息的改变被禁止。具体地说，随着对易失性存储电路的电源下降，易失性存储电路会泄漏电荷，而易失性存储电路中的存储信息就会改变。采用这种配置来禁止改变易失性存储电路中的存储信息，只能在易失性存储电路中存储正确的信息。
按照本发明权利要求4中所述，在至少一个易失性存储电路和非易失性存储电路中具有功率储备装置。具体地说，所提供的功率储备装置是在易失性存储电路或非易失性存储电路的电源下降并且难以保持存储电路中的存储信息时由功率储备装置供电。这样就能防止存储信息在易失性存储电路中的存储信息被写入非易失性存储电路之前消失，并且有可能避免非易失性存储电路中的存储信息的写入操作因非易失性存储电路的电源下降而受阻。
按照本发明权利要求5中所述的配置，在电源故障或电源下降后恢复供电时将非易失性存储电路中的存储信息送回易失性存储电路。具体地说，非易失性存储电路中的存储信息被送回存储信息因电源故障或电源下降而消失的易失性存储电路。在使用这一存储信息时，可以从具有高读出速度的易失性存储电路中读出。
按照本发明权利要求6中所述的配置，在非易失性存储电路中的存储信息被送回易失性存储电路之后，对非易失性存储电路的电源进行抑制。具体地说，在非易失性存储电路中的存储信息被送回易失性存储电路之后，非易失性存储电路不需要工作。由于非易失性存储电路的电源受到抑制，功耗会受到抑制，能够实现低功耗。
按照本发明权利要求7中所述，本发明的一种半导体装置的特征在于半导体装置具有上述复合存储电路结构，便于配置能够瞬时接通和瞬时关闭的电子或电器装置。
图1的电路图表示按照本发明的一例复合存储电路；图2的时序图表示图1中所示电路的工作方式；图3的时序图表示图1中所示电路的工作方式。
具体实施例方式
按照本发明的复合存储电路是由并联连接的易失性存储电路和非易失性存储电路构成的，并且在非易失性存储电路中存储的信息与易失性存储电路中的存储信息相同。
也就是说，尽管存储信息会随着供电停止而消失，但易失性存储电路能够高速执行信息的写入操作和读出操作，反之，尽管信息的写入操作和读出操作比易失性存储电路要慢，但非易失性存储电路即使在供电停止时也能保持存储的信息，二者被并联连接，并且存储相同的信息。这样，一组易失性存储电路和非易失性存储电路所构成的存储电路能够高速执行信息的写入操作和读出操作，并且即使供电停止时也能保持存储的信息。
如果将上述存储电路制作在一个半导体基板上构成一个半导体装置，半导体装置即使在供电停止时也能存储操作状态，另外，如果此后恢复供电，就能立即恢复供电停止时的状态，因此，用这种半导体装置构成的电子或电器装置能够实现瞬时接通功能。
在这种情况下，易失性存储电路和非易失性存储电路不一定要制作在同一半导体基板上，而是易失性存储电路和非易失性存储电路可以制作在不同的半导体基板上并且用必要的连线并联连接。
随着易失性存储电路的电源下降，易失性存储电路中的存储信息被写入非易失性存储电路。
也就是说，随着易失性存储电路的电源下降，易失性存储电路中的存储信息被写入非易失性存储电路，这样就能可靠保持易失性存储电路中的存储信息不会消失。
这样，如果将此类复合存储电路制作在一个半导体基板上构成半导体装置，即使半导体装置的供电被迫停止，在停止供电时，在存储半导体装置操作状态的同时可以停止操作。因此，如果用这种半导体装置构成电子或电器装置，就能为装置提供能够瞬时断开电源的瞬时关闭功能。
另外，如果在易失性存储电路的电源下降时禁止改变易失性存储电路中的存储信息，就能防止易失性存储电路中的信息因电源下降而发生改变，并能在非易失性存储电路中存储正确的信息。
另外，如果为至少一个易失性存储电路和非易失性存储电路提供功率储备装置，从功率储备装置为易失性存储电路供电就能防止存储在易失性存储电路中的信息消失，同时为非易失性存储电路供电能够防止非易失性存储电路无法执行写入操作，确保易失性存储电路中的存储信息被可靠写入非易失性存储电路。
按照这种配置，在电源故障或电源下降后又恢复供电时，非易失性存储电路中的存储信息被送回易失性存储电路，也就是说，按照这种配置，从非易失性存储电路读出存储信息并且写入易失性存储电路，在使用信息时可以采用具有高速信息读出速度的易失性存储电路，一旦恢复对易失性存储电路供电，就在易失性存储电路进入能够保持存储信息的状态之后立即将非易失性存储电路中的存储信息写入易失性存储电路。这样就能在停止供电时快速执行瞬时复制半导体装置操作状态的瞬时接通功能实现启动。
按照这种配置，在非易失性存储电路的存储信息被送回易失性存储电路之后要抑制非易失性存储电路的电源，功耗比易失性存储电路要大的非易失性存储电路的功耗可以受到抑制，特别是对于具有复合存储电路的半导体装置能够实现低功耗。
以下要参照附图详细解释本发明的一个实施例。具体的解释顺序如下。
1)复合存储电路的说明2)解释复合存储电路在停止供电时的操作3)解释复合存储电路在恢复供电时的操作尽管在下文中是用磁性存储器构成的存储电路作为非易失性存储电路，本发明并不仅限于磁性存储电路，也可以采用EEPROM、闪存、铁电存储器等等构成非易失性存储电路。
1)复合存储电路的说明图1是按照本发明的复合存储电路1的电路图。复合存储电路1是由用第一连接线4和第二连接线5并联连接的易失性存储电路2和非易失性存储电路3构成的。
在本实施例中，易失性存储电路2和非易失性存储电路3形成在一个半导体基板上，并且易失性存储电路2是在系统LSI芯片内形成的一个锁存式存储电路。
易失性存储电路2被连接到连接着其他存储电路L或元件的第一导线6和第二导线7。第一导线6和第二导线7设有第一电路转换开关9和第二电路转换开关10，它们被连接到电源断开信号输入线8，并且具有由第一电路转换开关9和第二电路转换开关10响应来自电源断开信号输入线8的电源断开信号输入而执行断开/闭合转换的结构。
第一连接线4连接到第一导线6的那一端在易失性存储电路2和第一电路转换开关9之间被连接到第一导线6，而第二连接线5连接到第二导线7的那一端在易失性存储电路2和第二电路转换开关10之间被连接到第二导线7。
第一连接线4和第二连接线5还设有第三电路转换开关11和第四电路转换开关12，它们被连接到电源断开信号输入线8，并且具有由第三电路转换开关11和第四电路转换开关12响应来自电源断开信号输入线8的电源断开信号输入而执行断开/闭合转换的结构。第三电路转换开关11和第四电路转换开关12被设置在易失性存储电路2和非易失性存储电路3之间。
非易失性存储电路3如上所述采用磁性存储电路并且具有采用磁性隧道结器件M存储“0”或“1”信息的结构。由于用作易失性存储电路2的锁存式存储电路存储二位信息，提供两个磁性隧道结器件M就能使非易失性存储电路3也能存储二位信息。
磁性隧道结器件M有一个从磁性隧道结器件M读出信息的信息读出电路3a和一个向磁性隧道结器件M写入信息的信息写入电路3b。信息读出电路3a和信息写入电路3b被第一连接线4和第二连接线5连接到易失性存储电路2。
信息读出电路3a被连接到读出开始信号输入线13并具有这样的结构，如果向读出开始信号输入线13输入下述的读出开始信号，就从下述的磁性隧道结器件M读出信息。
信息写入电路3b被连接到写入开始信号输入线14并具有这样的结构，如果向写入开始信号输入线14输入一个写入开始信号，磁性隧道结器件M就存储下述易失性存储电路2的存储信息。
信息写入电路3b还被连接到电源断开信号输入线8，具体地说，电源断开信号输入线8被连接到信息写入电路3b中第一开关晶体管15的栅极端子，并且连接到第二开关晶体管16的栅极端子。
易失性存储电路2也被连接到电源断开信号输入线8，具体地说，电源断开信号输入线8被连接到易失性存储电路2中第三开关晶体管23的栅极端子。
2)解释复合存储电路在停止供电时的操作以下要参照图2所示的时序图来描述复合存储电路1在停止供电时的操作。不仅是关闭主电源来关闭运行，电源故障或其他不可预见的故障也会产生停止供电状态。然而，在下文中，一般的供电停止状态是通过关闭操作断开主电源。停止供电时的操作模式都是相同的，与供电停止的原因无关。
图2(a)的时序图表示具有复合存储电路1的系统芯片LSI的主电源在断开时的供电量。如果对系统LSI芯片的供电量下降到一个预定值，系统LSI芯片的电源关闭信号发生电路(未表示)就开始工作，并输出如图2(b)所示的电源关闭信号。
响应这一电源关闭信号，电源断开信号发生电路(未表示)开始工作，并输出如图2(c)所示的电源断开信号。
电源断开信号输入线8上的电源断开信号被输入到第一电路转换开关9，第二电路转换开关10，第三电路转换开关11和第四电路转换开关12。
第一电路转换开关9和第二电路转换开关10断开第一导线6和第二导线7使易失性存储电路2独立于通过第一导线6和第二导线7连接的其他存储电路和元件，阻止信息输入到易失性存储电路2，并且禁止易失性存储电路中的存储信息在电源断开之后被改变。
也就是说，如果第一导线6和第二导线7保持连接，随着对易失性存储电路2的供电下降，构成易失性存储电路2的晶体管漏极一侧要消耗电荷，存储信息恐怕会发生自然变化。
尽管是用转移栅极作为第一电路转换开关9和第二电路转换开关10，只要是提供能够防止构成易失性存储电路2的晶体管的电荷消耗，就可以采用类似转移栅极的任何器件。
另一方面，第三电路转换开关11和第四电路转换开关12提供易失性存储电路2和非易失性存储电路3之间的连接状态，如下所述允许将存储信息从易失性存储电路2转移到非易失性存储电路3。尽管第三电路转换开关11和第四电路转换开关12同样采用转移栅极，也可以采用转移栅极以外的结构。
电源断开信号还通过电源断开信号输入线8输入到设置在非易失性存储电路3的信息写入电路3b内部的第一开关晶体管15的栅极端子和第二开关晶体管16的栅极端子。电源断开信号的这一输入启动与第一开关晶体管15并联设置的一个电容构成的第一写入操作电源21和与第二开关晶体管16并联设置的一个电容构成的第二写入操作电源22。按照这种结构，无论主电源的供电是否下降，都能利用第一写入操作电源21和第二写入操作电源22的写入操作电源可靠执行由非易失性存储电路3的写入操作。第一写入操作电源21和第二写入操作电源22构成一个电源储备装置。
电源断开信号还通过电源断开信号输入线8输入到设置在易失性存储电路2内的第三开关晶体管的栅极端子。电源断开信号的这一输入启动由与第三开关晶体管23并联设置的一个电容构成的信息保持电源24。这样就能从信息保持电源24获得信息保持电源，无论主电源的供电是否下降，都能防止易失性存储电路2中的信息消失。信息保持电源24构成一个电源储备装置。
在响应断电信号产生电源断开信号的同时，一个写入开始信号发生器电路(未表示)开始操作，输出如图2(d)所示的写入开始信号。
写入开始信号通过写入开始信号输入线14输入到信息写入电路3b，具体输入到信息写入电路3b中写入控制开关晶体管25的栅极。按照这种结构，第一写入操作电源21提供的第一写入操作电源被提供给磁性隧道结器件M来存储易失性存储电路2的存储信息。
如上所述，电源断开信号和写入开始信号是响应断电信号而产生的。如图2(c)和2(d)所示，由于电源断开信号的上升比写入开始信号的上升要陡峭，信息写入电路3b在电源断开信号将电路切换之后可以响应写入开始信号执行写入操作，因此，需要由信息写入电路3b执行写入程序的信息不会受破坏，并且能正确地存储。
在图2(e)所示的存储保持状态下，易失性存储电路2保持存储信息直至信息写入电路3b完成写入操作，然后，随着供电下降，存储信息消失并且进入非保持状态。构成信息保持电源24的电容器的电容是按照将存储信息一直保持到信息写入电路3b的写入操作完成的方式设置的。
以上是复合存储电路1在停止供电时执行的操作。
3)解释复合存储电路在恢复供电时的操作以下要参见图3的时序图解释复合存储电路1在供电停止状态下恢复供电时的操作。
图3(a)是在供电恢复时从电源项具有复合存储电路1的系统LSI芯片提供的供电量的时序图。当系统LSI芯片的供电量达到预定值时，系统LSI芯片的一个接通-复位电路(未表示)动作并输出如图3(b)所示的接通信号。接通信号的脉冲宽度足以使满足系统LSI芯片的各个功能框。
一个读出开始信号发生器电路(未表示)根据接通信号产生如图3(c)所示的读出开始信号，并将读出开始信号输入到信息读出电路3a的读出开始信号输入线13。
信息读出电路3a响应读出开始信号工作。读出开始信号分别被输入到信息读出电路3a的第一读出操作开关晶体管17a的栅极和第二读出操作开关晶体管17b的栅极，从磁性隧道结器件M中读出信息。
用设在信息读出电路3a中的检测放大器电路18放大读出信息，并且通过第一连接线4和第二连接线5输入到易失性存储电路2。检测放大器电路18设有一个均衡晶体管19和一个开关晶体管20，晶体管19和20的栅极被连接到读出开始信号输入线13输入读出开始信号。检测放大器电路18采用这种结构在读出开始信号的输入基础上执行放大。
读出开始信号是这样设置的，其工作的时间足够信息读出电路3a从磁性隧道结器件M读出信息。因此，具有信息读出电路3a的非易失性存储电路3仅仅在启动后的预定时间段工作，然后就停止工作，这样就能抑制过量的功耗，从而实现低功耗。
另一方面，在图3(d)所示的存储保持状态下，易失性存储电路2根据接通信号执行初始化清除程序C，然后从信息读出电路3a输入存储信息，由易失性存储电路2存储并保持输入的存储信息。
以上说明的是复合存储电路1在恢复供电时执行的工作。
工业实用性(1)按照本发明的权利要求1所述，存储电路是由并联连接的易失性存储电路和非易失性存储电路组成的，在非易失性存储电路中存储和易失性存储电路中存储的存储信息相同的信息。这样，易失性存储电路被用于正常读出和写入信息，如果易失性存储电路中的存储信息在供电停止状态下可能消失，就可以在非易失性存储电路中存储和易失性存储电路中的存储信息相同的信息。这样就能提供一种复合存储电路，即使在供电停止时也能持续保持存储信息，同时又能将信息读出和写入操作的速度维持在高速。
按照本发明的权利要求2所述的配置，随着对易失性存储电路供电的下降，易失性存储电路中的存储信息被写入非易失性存储电路。这样，随着对易失性存储电路供电的下降，如果易失性存储电路中的存储信息在供电停止状态下可能消失，就可以将存储信息写入非易失性存储电路，从而有可能提供一种能够防止存储信息消失的复合存储电路。
按照本发明的权利要求3所述的配置，随着对易失性存储电路供电的下降，禁止易失性存储电路中的存储信息发生变化。这样就能禁止易失性存储电路中的存储信息因易失性存储电路的供电下降而发生改变，从而提供一种能够在非易失性存储电路中写入正确信息的复合存储电路。
按照本发明的权利要求4所述，至少在一个易失性存储电路和非易失性存储电路中设有功率储备装置。由于提供了功率储备装置，功率储备装置分别在因供电下降使易失性存储电路难以保持存储信息或是非易失性存储电路不能执行写入操作时供电。这样，易失性存储电路就能保持存储信息直至信息被写入非易失性存储电路，而非易失性存储电路能够一直工作到易失性存储电路中的存储信息完全写入。这种复合存储电路能够将易失性存储电路中的存储信息可靠地写入非易失性存储电路。
按照本发明的权利要求5所述的配置，在电源故障或供电下降之后恢复供电时，非易失性存储电路中的存储信息被送回易失性存储电路。将非易失性存储电路中的存储信息送回因电源故障或供电下降使存储信息消失的易失性存储电路，这样就能提供一种复合存储电路，在使用存储信息时能够从易失性存储电路中高速读出存储信息。
按照本发明的权利要求6所述的配置，在非易失性存储电路中的存储信息被送回易失性存储电路之后抑制对非易失性存储电路的供电。在非易失性存储电路中的存储信息被送回易失性存储电路之后，对不需要工作的非易失性存储电路的供电受到抑制。这样就能提供一种能够抑制供电和功耗的复合存储电路。
按照本发明的权利要求7所述，本发明的半导体装置的特征在于半导体装置具有上述复合存储电路结构。这样就能使半导体装置为具有内置半导体装置的电子或电器装置提供瞬时接通功能或瞬时关机功能。半导体装置能够可靠保持因电源故障突然停电之前的存储状态，并且能明显改善使用性能。
权利要求
1.一种复合存储电路，其特征在于存储电路的配置是易失性存储电路和非易失性存储电路并联连接，并且在所述非易失性存储电路中存储的信息和所述易失性存储电路中存储的信息相同。
2.按照权利要求1的复合存储电路，其特征在于该配置随着对所述易失性存储电路的供电下降将所述易失性存储电路中的存储信息写入所述非易失性存储电路。
3.按照权利要求1的复合存储电路，其特征在于该配置随着对所述易失性存储电路的电源下降禁止改变所述易失性存储电路中的存储信息。
4.按照权利要求2或3的复合存储电路，其特征在于在所述易失性存储电路和/或所述非易失性存储电路中包括功率储备装置。
5.按照权利要求2到4之一的复合存储电路，其特征在于所述配置在电源故障或供电下降后恢复供电时从所述非易失性存储电路将存储信息送回所述易失性存储电路。
6.按照权利要求5的复合存储电路，其特征在于所述的配置在所述非易失性存储电路中的存储信息被送回所述易失性存储电路之后，对所述非易失性存储电路的电源进行抑制。
7.一种半导体装置，其特征在于包括权利要求1到6之一的一种复合存储电路。
全文摘要
本发明的目的是提供一种能够高速执行写入操作和读出操作的复合存储电路，由此来提供一种能够实现瞬时接通和瞬时关机功能的半导体装置。复合存储电路是由并联连接的易失性存储电路和非易失性存储电路构成的，并且在非易失性存储电路中存储的信息和易失性存储电路中存储的信息相同。另外，随着对易失性存储电路的供电下降，易失性存储电路中的存储信息被写入非易失性存储电路。在电源故障或供电下降之后恢复供电时再从非易失性存储电路将存储信息送回易失性存储电路。还有一种由所述复合存储电路组成的半导体装置。
文档编号G11C14/00GK1643614SQ0380689
公开日2005年7月20日 申请日期2003年2月7日 优先权日2002年2月8日
发明者森山胜利, 森宽伸, 塚崎久畅 申请人:索尼株式会社