专利名称：静态随机存取存储器的输出装置的制作方法
技术领域：
本发明是关于静态随机存取存储器的技术领域，尤指一种静态随机存取存储器的输出装置。
背景技术：
图1为一般静态随机存取存储器与其输出装置的详细电路图，为方便叙明起见，静态随机存取存储器的复数个存储胞仅显示一个存储胞100，其余的存储胞以虚线表示，其中，存储胞100是由复数个MOS晶体管所构成，存储胞100的输出处有一NMOS晶体管MR，晶体管MR的漏极连接至输出装置120的一端点E，其栅极连接至一控制信号RWL(Read Word Line)，以控制存储胞的资料是否输出至端点E；输出装置120是由PMOS晶体管101、103、105及107及NMOS晶体管102、104及106所构成。
输出装置的工作时序图如图2所示，当欲读出存储胞100的资料时，必须先使输出装置120的端点E维持在高电压，即进行预先充电(Precharge)过程，所以于T1时段，先使控制信号PRE及RWL均为低电位，晶体管MR处于关闭状态，晶体管101为导通状态，使得晶体管101的源极所连接电压Vdd，来对端点E进行预先充电而维持在高电压。接着，在T2时段，控制信号PRE由低电压转成高电压，代表上述端点E的预先充电已经确实完成。接着，在T3时段下，控制信号RWL由低电压转成高电压，NMOS晶体管MR导通，代表存储胞100的资料已经开始传送到输出装置120。若在T3以后，传送存储胞100的资料为高电位时，会使得存储胞100之F点会处于低电位，此时存储胞100的晶体管MP不导通，而端点E因已进行预先充电而维持在高电压，因此导通NMOS晶体管102，造成G点维持在低电位，然后经由MOS晶体管106与107所构成反向电路122，在OUT端输出高电位(与存储胞100的资料相同为高电位)，反之，传送存储胞100的资料为低电位时，会使得存储胞100的F点会处于高电位，此时存储胞100的晶体管MP导通，其源极的电位gnd并开始将端点E的准位由高电位转为低电位，同时PMOS晶体管103导通将G点维持在高电位，使得由MOS晶体管106与107所构成反相电路122，在OUT端输出低电位(与存储胞100的资料相同为低电位)。然而在将G点转成在高电位却常要一段长时间浪费，这是由于端点E由高电位转为低电位，E点连接多个存储胞，使得E点负载较大(以电容108代表)，故拉下E点电位需较多时间，此外NMOS晶体管102先在端点E高电位下维持导通减慢晶体管103将G点拉至高电位的时间，并使得G点接收到MOS晶体管102的源极电压维持在低电位，并造成PMOS晶体管105导通，其源极电压Vdd仍供应到端点E，因此端点E由高电位转为低电位会不容易快速切换，且往往需要一段较长时间，因此也造成存储胞100的传送资料为低电位时，往往需要较长时间才能切换过来。
此外，若前次读出的存储胞为低电位，端点E在低电位，由于PMOS晶体管103在端点E低电位下导通，而使其源极电压Vdd供应到G点，在G点高电位下使得NMOS晶体管104导通，因此晶体管104的源极电压gnd直接提供到E点上，当我们在T1时段要进行预先充电过程中，晶体管101的源极电压Vdd对端点E充电到高电压，两晶体管101与104的作用如图3所示，晶体管104的作用要将E点维持在低电压，而晶体管101的作用要将E点维持在高电压，因此在设计上，往往我们会将晶体管104的尺寸设计很小，而且远小于晶体管101的尺寸，而使晶体管101可以具有较大驱动力来达成对E点的预先充电。
然而晶体管104在尺寸很小下驱动力较差下，对上述存储胞100的传输资料为低电位亦会造成影响，因为G点在浪费一段时间转成在高电位后，导通NMOS晶体管104，使得其源极电压gnd供应到E点，可以加快E点降到低电位，但在晶体管104在尺寸很小驱动力较差下，此加快E点降到低电位效果就减少许多，因此存储胞的读出速度无法提高，所以已知静态随机存取存储器的输出装置的设计仍有诸多缺点而有予以改进的必要。
发明内容
本发明的目的是在提供一种静态随机存取存储器的输出装置，以加速该输出装置各端点的电位切换，进而提高该存储器的读取速度。
为达成前述的目的，本发明的一种静态随机存取存储器的输出装置，该静态随机存取存储器有复数个存储胞以供储存资料，其特征在于，该输出装置包括一预充电电路，具有一共同输出点，耦合至该复数个存储细胞的输出端，当欲读取该复数个存储细胞其中之一时，对该共同输出点进行预先充电至一高电位；一充放电路径电路，连接该共同输出点，并以其内部一第一接地路径导通与否，控制该充放电路径电路的输出端电压；一电压保持电路，连接该充放电路径电路的输出端与该共同输出点，并以其内部一第二接地路径与该充放电路径电路的输出端电压，控制该共同输出点电压，若当该预充电电路进行预先充电时，使该第二接地路径关闭；以及一输出反相电路，依据该放电路径控制电路的输出端电压，产生一反相电压并输出之。
所述的预充电电路是由一第一PMOS晶体管所构成，以当欲读取该复数个存储细胞其中之一时，该第一PMOS晶体管是被导通，而将该共同输出点进行预先充电至一高电位。
所述的充放电路径电路，包括一第二PMOS晶体管、一第一NMOS晶体管与一第二NMOS晶体管串联构成，该第一、第二NMOS晶体管构成该第一接地路径。
所述的第一接地路径的导通与否，是由一致能控制信号控制该第二NMOS晶体管导通来决定。
所述的电压保持电路，包括一第PMOS晶体管、一第NMOS晶体管与一第四NMOS晶体管串联构成，该第NMOS晶体管与第四NMOS晶体管构成该第二接地路径。
所述的第二接地路径的导通与否，是使用一控制信号控制该第四NMOS晶体管导通来决定。
所述的控制信号是同时使用于该预充电电路内的第一PMOS晶体管，以控制对该共同输出点进行预先充电至一高电位。
所述的输出反相电路是由一第四PMOS晶体管与第五NMOS串联所构成，依据该放电路径控制电路的输出端电压，产生一反相电压并输出之。
由于本发明设计新颖，能提供产业上利用，且确有增进功效，故依法申请发明专利。
图1是已知的静态随机存取存储器的输出装置的电路图。
图2是已知的静态随机存取存储器的输出装置工作时的时序图。
图3是已知的静态随机存取存储器的输出装置工作时的等效电路图。
图4是本发明的静态随机存取存储器的输出装置的电路图。
图5是本发明的静态随机存取存储器的输出装置工作时的模拟时序图。
具体实施例方式
图4显示本发明的静态随机存取存储器的输出装置的一较佳实施例的详细电路图，其中，静态随机存取存储器具有复数个存储胞连接至一端点E，在此仅以一个存储胞251代表，输出装置200则包含有一预先充电电路210、一充放电路径电路220、一电压保持电路230及一输出反相电路240，其中预先充电电路210为一PMOS晶体管301，为存储胞251进行存取传送前，对端点E进行预先充电至一高电位，而输出反相电路240由PMOS晶体管308与NMOS晶体管309构成，此两部分元件与已知相同，并非本发明的重点，在此不再说明内部连接关系。
本发明的特点乃在于充放电路径电路220与电压保持电路230，其中，充放电路径电路220是由PMOS晶体管302及NMOS晶体管303、304所构成，晶体管302之栅极连接至端点E及晶体管303的栅极，其源极连接至一高电位Vdd，其漏极连接至晶体管303的漏极，晶体管303的源极连接至晶体管304的漏极，晶体管304的源极连接至一低电位(例如为接地电压gnd)，其栅极连接至一致能信号EN。在此我们增加一NMOS晶体管304，并以一致能信号EN控制晶体管304导通与否，来控制一接地路径I1作用，使得G点电位能够完全由晶体管302控制，避免已知技术在端点E由高电位转为低电位，不容易快速切换问题。
电压保持电路230是由PMOS晶体管305及NMOS晶体管306、307所构成，晶体管305的栅极连接至晶体管302及晶体管303的漏极及晶体管306的栅极，其源极连接至一高电位Vdd，其漏极连接至晶体管306的漏极及端点E，晶体管306的源极连接至晶体管307的漏极，晶体管307的源极连接至一低电位(例如为接地电压gnd)，其栅极连接至预先充电信号PRE。其中，电压保持电路230增加一NMOS晶体管307，以相同于控制预先充电电路210的PMOS晶体管301的预先充电信号PRE，来控制NMOS晶体管307导通与否，以进一步控制另一接地路径I2作用(对E点电位的影响)，由于两者接收相同信号，但使用PMOS晶体管与NMOS不同的差异，因此PMOS晶体管301与NMOS晶体管307两者不会同时导通，所以彼此便不会相互干扰，因此在电压保持电路230内晶体管(例如晶体管306与晶体管307)的尺寸设计可以加以放大，提高其驱动力，来加快回授切换的效果。
接着，我们以图5显示有关本发明的静态随机存取存储器的输出装置200读取资料时的工作时序图来说明图4中输出装置200运作。在此输出装置200可工作的输入电压范围例如设定在0V到1.8V。首先在T1与T2时段，输出装置200进行充电过程，在此我们令T1转T2时期，致能信号EN由高电位转为低电位，用以控制切断晶体管303的接地路径I1；使得G点电位能够得到控制，此部份在T4时段才作用，后面将再作进一步说明。
在此T1与T2时段，预先充电信号PRE为低电位，使得预充电电路210的PMOS晶体管301导通，其源极电压Vdd对端点E进行预先充电至一高电位，若原先端点E为低电位时，PMOS晶体管302在端点E低电位下导通，而使其源极电压Vdd供应到G点，在G点高电位下使得NMOS晶体管306导通，然而在此因低电位的预先充电信号PRE作用在NMOS晶体管307上无法导通，使得接地路径I2受到阻断，所以不会产生如图3中两个晶体管(在此为晶体管301与306)对E点相互作用的情形，因此不用去限缩晶体管306的尺寸来达到小于晶体管301尺寸的步骤，所以晶体管306的驱动力就可以提升，此作用亦在T4时期的切换作用下显示。
接着，在T3时期，预先充电信号PRE由低准位转成高准位，表示已经完成对端点E进行预先充电至一高电位的目的。然后进入到T4时期，控制信号RWL由低电压转成高电压，NMOS晶体管MR导通，代表存储胞251的资料已经开始传送到输出装置200。
若存储胞251所储存的资料为高电位(图5显示为低电住传送，在此并无显示)，端点下为低电位，此时，晶体管MR、305及307为导通状态，晶体管MP、301、302、304及306为关闭状态，端点E保持为充电后的高电位，而端点G则在T1期间，因致能信号EN高电位导通NMOS晶体管304，所提供接地路径而使G保持为低电位，再经过一反相电路204作用，使得端点OUT输出高电位。
相反的若存储胞251所储存的资料为低电位(即如图5所示要将原先E点由高电位转为低电位)，即端点F为高电位，此时，晶体管MR、MP导通，由于T1转T2时期，致能信号EN由高电位转为低电位，控制切断晶体管303与304所提供接地路径I1，所以G点电压不会维持在低电压(此时晶体管302也会开始导通提供高电位给G点)，造成PMOS晶体管305导通提供高电压给端点E，影响端点E由高电位转低电位的速度，相对的晶体管302提供高电位给G点，使得晶体管306导通状态，配合高准住的预先充电信号PRE导通NMOS晶体管307，在NMOS晶体管306与307的尺寸可以不受限于PMOS晶体管301尺寸下，可以设计较大驱动力的大尺寸架构，因此在上述两种作用下，我们由图5的E点电压变化图中看出由原先(1)变成(2)的曲线，也因此在G点与OUT点电压变化图中看出本发明的作用下(2)的切换时间远快于(1)的切换时间。
最后在适当时间下例如T5时间，将致能信号EN由低电位转为高电位，由于E点为低电位，NMOS晶体管303无作用，所以不会影响资料传送，反之若E点转为高电压时，则可提供接地路径I1，以避免G点在一段时间后处在浮置状态。
由上述说明可知，在T1时段，由于在电压保持电路增加一NMOS晶体管，其与预充电电路不同时作用，所以不会相互干扰，故预充电电路可迅速将端点E预先充电至一高电位。在T4时段时，充放电路径电路的NMOS晶体管关闭接地路径，加上电压保持电路可设计大尺寸的晶体管导通驱动，使得端点E会加速将电位被下拉至低电位，而可提高存储胞的读取速度。
上述实施例仅是为了方便说明而举例而已，本发明所主张的权利范围自应以申请专利范围所述为准，而非仅限于上述实施例。
权利要求
1.一种静态随机存取存储器的输出装置，该静态随机存取存储器有复数个存储胞以供储存资料，其特征在于，该输出装置包括一预充电电路，具有一共同输出点，耦合至该复数个存储细胞的输出端，当欲读取该复数个存储细胞其中之一时，对该共同输出点进行预先充电至一高电位；一充放电路径电路，连接该共同输出点，并以其内部一第一接地路径导通与否，控制该充放电路径电路的输出端电压；一电压保持电路，连接该充放电路径电路的输出端与该共同输出点，并以其内部一第二接地路径与该充放电路径电路的输出端电压，控制该共同输出点电压，若当该预充电电路进行预先充电时，使该第二接地路径关闭；以及一输出反相电路，依据该放电路径控制电路的输出端电压，产生一反相电压并输出之。
2.如权利要求1所述的静态随机存取存储器的输出装置，其特征在于，所述的预充电电路是由一第一PMOS晶体管所构成，以当欲读取该复数个存储细胞其中之一时，该第一PMOS晶体管是被导通，而将该共同输出点进行预先充电至一高电位。
3.如权利要求1所述的静态随机存取存储器的输出装置，其特征在于，所述的充放电路径电路，包括一第二PMOS晶体管、一第一NMOS晶体管与一第二NMOS晶体管串联构成，该第一、第二NMOS晶体管构成该第一接地路径。
4.如权利要求3所述的静态随机存取存储器的输出装置，其特征在于，所述的第一接地路径的导通与否，是由一致能控制信号控制该第二NMOS晶体管导通来决定。
5.如权利要求1所述的静态随机存取存储器的输出装置，其特征在于，所述的电压保持电路，包括一第PMOS晶体管、一第NMOS晶体管与一第四NMOS晶体管串联构成，该第NMOS晶体管与第四NMOS晶体管构成该第二接地路径。
6.如权利要求5所述的静态随机存取存储器的输出装置，其特征在于，所述的第二接地路径的导通与否，是使用一控制信号控制该第四NMOS晶体管导通来决定。
7.如权利要求6所述的静态随机存取存储器的输出装置，其特征在于，所述的控制信号是同时使用于该预充电电路内的第一PMOS晶体管，以控制对该共同输出点进行预先充电至一高电位。
8.如权利要求1所述的静态随机存取存储器的输出装置，其特征在于，所述的输出反相电路是由一第四PMOS晶体管与第五NMOS串联所构成，依据该放电路径控制电路的输出端电压，产生一反相电压并输出之。
全文摘要
本发明是提出静态随机存取存储器的输出装置，其主要包括一预充电电路、一充放电路径电路、一电压保持电路及一输出反相电路、预充电电路耦合至复数个存储细胞的共同输出端，当欲读取复数个存储细胞其中之一时，对共同输出点进行预先充电至一高电位；充放电路径电路连接共同输出点，并以其内部一第一接地路径导通与否，控制充放电路径电路的输出端电压；电压保持电路连接充放电路径电路的输出端与该共同输出点，并以其内部一第二接地路径与充放电路径电路的输出端电压，控制该共同输出点电压，若当预充电电路进行预先充电时，使第二接地路径关闭；输出反相电路依据放电路径控制电路的输出端电压，产生一反相电压并输出之。
文档编号G11C11/413GK1529317SQ20031010068
公开日2004年9月15日 申请日期2003年10月13日 优先权日2003年10月13日
发明者黄超圣 申请人:威盛电子股份有限公司