专利名称：移位寄存器和包括该器件的显示装置的制作方法
技术领域：
本发明涉及一种移位寄存器和包括该器件的显示装置。
背景技术：
近来，液晶显示器包括有以带载封装(Tape Carrier Package，TCP)类型或破板芯片(Chip On Glass，COG)类型安装的栅极驱动集成电路(IC)。然而，上述结构在制造成本和装置设计上受到限制。
为了消除该限制，提出一种无需栅极驱动IC的结构。这里给出的一种移位寄存器，其包括为移位寄存器产生扫描脉冲的无定形硅薄膜晶体管(TFT)，该无定形硅薄膜晶体管能够像栅极驱动IC那样操作。
图1是一种传统移位寄存器的结构图。
参照图1，这种输出N个栅极信号(或扫描信号)GOUT1、GOUT2、......、GOUTN的传统移位寄存器包括N级。
第一级接收扫描起始信号STV和来自信号控制器(未示出)的第一时钟信号CKV并输出用于第一栅极线的输出信号GOUT1。该输出信号GOUT1输入到第二级的输入端IN。
第二级接收第二时钟信号CKVB和来自第一级的输出信号GOUT1并输出用于第二栅极线的输出信号GOUT2。该输出信号GOUT2输入到第三级的输入端IN。
这样，第N级接收第二时钟信号CKVB和来自第N-1级的输出信号GOUT[N-1]，并通过输出端OUT输出用于第N-1级栅极线的输出信号GOUTN。
图2是图1所示的移位寄存器的线路图。
参照图2，移位寄存器的每一级包括上拉(pull-up)单元110、下拉(pull-down)单元120、上拉驱动单元130和下拉驱动单元140，以及响应于扫描起始信号STV或前一级的输出信号而输出栅极信号(或扫描信号)。例如，第一级响应来自信号控制器的扫描信号STV输出栅极信号(或扫描信号)而其它的级响应于前一级的输出信号而输出栅极信号(或扫描信号)。
图3表示的是图1和2所示的移位寄存器的信号的波形。
参照图2和3，移位寄存器以两个水平周期为单位接收具有相反相位的第一时钟信号CKV和第二时钟信号CKVB中的信号，并且输出栅极信号至栅极线。此时，第一和第二时钟信号CKV和CKVB具有用以驱动TFT的振幅，例如，振幅在约8V至24V之间摆动。
参照图2，在输出栅极信号之后其它级的运作期间下拉驱动单元140将节点N1保持在切断状态。由于长时间切断状态所造成的TFT特性的变化以及由于温度所造成的TFT的失效可能会损害显示装置。
发明内容
提供一种移位寄存器，包括顺序输出栅极信号的多个级，每一级包括根据外部信号输出控制信号的输入单元；连接到该输入单元的输出单元，该输出单元根据第一时钟信号和控制信号来输出栅极信号；以及连接到该输出单元的信号发生单元，并且该信号发生单元根据该第一时钟信号和控制信号来产生传输信号。
该移位寄存器可进一步包括根据第一时钟信号来运行的上拉驱动单元；和连接到输入单元、上拉驱动单元以及输出单元的下拉驱动单元，该下拉驱动单元根据第一时钟信号、第二时钟信号、外部信号以及后一级的栅极信号来运行。
该传输信号可以是进位信号(carry signal)。
相邻级的第一和第二时钟信号可以是相反的。
第一时钟信号和第二时钟信号可以具有相反相位。
输入单元可以包括具有相互连接的漏极和栅极并接收外部信号的第一NMOS晶体管。
输出单元可以包括第二NMOS晶体管，该晶体管具有接收第一时钟信号的漏极、连接到第一NMOS晶体管的源极的栅极、以及通过第一电容器连接到栅极的源极。
信号发生单元可以包括具有接收第一时钟信号CKV漏极、连接到输出单元的栅极以及通过第二电容器连接到栅极的源极的第三NMOS晶体管。
上拉驱动单元可以包括第四NMOS晶体管，该晶体管具有被共同连接以接收第一时钟信号的栅极和漏极、以及连接到下拉驱动单元的源极；和第五NMOS晶体管，该晶体管包括接收第一时钟信号的漏极、栅极以及连接到下拉驱动单元的源极。
下拉驱动单元可以包括在外部信号和低电平电压之间串联的第六至第八NMOS晶体管；在输入单元的输出和低电平电压之间并联连接的第九至第十NMOS晶体管；分别在第四和第五NMOS晶体管的输出与低电平电压之间连接的第十一和第十二NMOS晶体管；以及在输出单元的输出与低电平电压之间连接的第十三至第十四NMOS晶体管。第二和第八晶体管具有被供有第二时钟信号的栅极，第七晶体管具有被供有第一时钟信号的栅极，在第六和第七晶体管之间的节点被连接至输入单元的输出，而第七和第八晶体管之间的节点与输出单元540的输出相连接。第九和第十晶体管分别具有被供有虚拟级的栅极信号和下一级的栅极信号的栅极。第十一和第十二晶体管具有被共同连接至输出单元的输出的栅极，第十三晶体管具有与第五晶体管的输出连接的栅极，以及第十四晶体管具有被供有下一级的栅极信号的栅极。
一种显示来自外部装置的图像数据的显示装置，提供该装置，该装置包括显示面板，该显示面板包括栅极线、数据线、显示元件和开关元件；用于输出图像数据、栅极控制信号和数据控制信号的信号控制器；移位寄存器，用于响应于栅极控制信号而顺序地向栅极线输出栅极信号；和数据驱动电路，用于响应于数据控制信号而向数据线输出数据信号，其中移位寄存器包括多个级，每一级对应一栅极线，向该栅极线输出一个栅极信号，并独立于栅极信号而输出传输信号，并且移位寄存器还根据第一时钟信号、第二时钟信号、相邻级的传输信号、和下一级的栅极信号来产生栅极信号。
移位寄存器可以在显示面板上形成。
栅极控制信号可以通过形成于该显示面板上的线路传送，其中第一时钟信号和第二时钟信号可以具有相反相位。
传输信号可以为进位信号。
通过参照下列附图来详细描述实施例，本发明将变得更加清楚图1是一种传统移位寄存器的结构图。
图2是图1所示的移位寄存器的电路图。
图3示出图1和2中所示的移位寄存器的信号的波形。
图4是根据本发明的一个实施例的显示装置的示意图。
图5是根据本发明的第一实施例的移位寄存器的框图。
图6是根据本发明的第二实施例的移位寄存器的框图。
图7是图6中所示的移位寄存器的一个级的电路图。
图8说明图6和7中所示的移位寄存器的输出的波形的示意图。
具体实施例方式
现在，将在下面参照附图更充分地描述本发明，其中示出本发明的优选实施例。然而，本发明能够以不同的形式来具体化，而不局限于依据这里给出的实施例。
图4是根据本发明的一个实施例的显示装置的示意图。
参照图4，根据该实施例所述的显示装置包括显示面板100、信号控制器200、灰度发生器300、电压发生器400、移位寄存器500和数据驱动电路600。
该信号控制器200接收来自外部装置的数字图像数据和控制信号，产生一些控制信号，所述控制信号用于控制移位寄存器500和数据驱动电路600，并根据控制信号向数据驱动电路600提供数字图像数据。从信号控制器200到移位寄存器500的控制信号通过FPC(柔性线路板)或者TCP和通过显示面板上的线路来提供。具体而言，控制信号由装有数据驱动电路600的FPC或TCP并经由显示面板上的线路供给移位寄存器500的第一级。
数据驱动电路600根据控制信号将信号控制器200提供的数字图像数据转换为模拟电压并将该电压提供给在显示面板上形成的多个数据线。
移位寄存器500产生驱动脉冲，用于控制形成于显示面板上的多个数据线。参照图4，移位寄存器500形成于显示面板100上，且它响应于两个时钟信号，即由外部装置提供的具有相反相位的第一和第二时钟信号来运行。
电压发生器400为信号控制器200、灰度发生器300、移位寄存器500和数据驱动电路600提供电压。例如，电压发生器400产生数字供给电压DVdd、模拟供给电压Avdd、和栅极开/关电压Von/Voff。
显示面板100包括栅极线、数据线、显示元件、和控制该显示元件的开关元件。灰度发生器300根据外部装置提供的模拟电压为彩色显示产生基准电压。
图5是根据本发明的第一实施例所述的移位寄存器的结构图。
参照图5，移位寄存器500包括输出N个栅极信号GOUT1、GOUT2、...、GOUTn的N个级ASRC1、ASRC2、ASRC3、...、ASRCN和输出栅极信号GDUMMY的虚拟级ASRCN+1。移位寄存器500形成于显示面板(未示出)上，该面板包括处于由栅极线(未示出)和数据线(未示出)限定的区域内的开关元件(未示出)。
移位寄存器500的第一级ASRC1经由第一和第二时钟端CK1和CK2接收第一和第二时钟信号CKV和CKVB，经由第一和第三控制端CT1和CT3接收扫描起始信号STV，以及经由第二控制端CT2接收来自第二级ASRC2的栅极信号GOUT2。第一级ASRC1经由输出端OUT向第一栅极线和第二级ASRC2的第一控制端CT1输出栅极信号GOUT1。
第二级ASRC2经由第一和第二时钟端CK1和CK2接收第一和第二时钟信号CKV和CKVB，经由第一控制端CT1接收来自第一级ASRC1的栅极信号GOUT1，经由第二控制端CT2接收来自第三级ASRC3的栅极信号GOUT3，以及经由第三控制端CT3接收扫描起始信号STV。第二级ASRC2经由输出端OUT向第二栅极线和第三级ASRC3的第一控制端CT1输出栅极信号GOUT2。
这样，第N级ASRCN经由第一和第二时钟端CK1和CK2接收第一和第二时钟信号CKV和CKVB，经由第一控制端CT1接收来自第(N-1)级ASRCN-1的栅极信号GOUTN-1，经由第二控制端CT2接收来自虚拟级ASRCN+1的栅极信号GOUTN+1，以及经由第三控制端CT3接收扫描起始信号STV。第N级ASRCN经由输出端OUT向第N栅极线和虚拟级ASRCN+1的第一控制端CT1输出栅极信号GOUTN。
第一和第二时钟信号CKV和CKVB交替地提供到移位寄存器500的级的第一和第二时钟端CK1和CK2。具体而言，经由第一时钟端CK1提供第一时钟信号CKV且经由第二时钟端CK2提供第二时钟信号CKVB到第一级ASRC1。至于第二级ASRC2，第一时钟端CK1提供第二时针信号CKVB，同时第二时钟端CK2提供第一时钟信号CKV。
图6是根据本发明的第二实施例所述的移位寄存器的结构图。
参照图6，移位寄存器500包括输出N个栅极信号GOUT1、GOUT2、...、GOUTN的N个级ASRC1、ASRC2、ASRC3、...、ASRCN和输出栅极信号GDUMMY的虚拟级。类似第一个实施例，移位寄存器500形成于显示面板(未示出)上。
移位寄存器500的第一级ASRC1分别经由第一和第二时钟端CK1和CK2接收第一和第二时钟信号CKV和CKVB，接收扫描起始信号STV，以及接收来自第二级ASRC2的栅极信号GOUT2。第一级ASRC1经由输出端OUT向第一栅极线输出栅极信号GOUT1并根据第一时钟信号CKV经由进位端CR输出进位信号。
第二级ASRC2分别经由第一和第二时钟端CK1和CK2接收第一和第二时钟信号CKV和CKVB，接收第一级ASRC1的进位信号，以及接收来自第三级ASRC3的栅极信号GOUT3。第二级ASRC2经由输出端OUT向第二栅极线输出栅极信号GOUT2并根据第二时钟信号CKVB经由进位端CR输出进位信号。
这样，第N级ASRCN分别经由第一和第二时钟端CK1或CK2来接收第一和第二时钟信号CKV或CKVB，接收第N-1级ASRCN-1的进位信号，以及经由第二控制端CT2接收虚拟级的栅极信号GOUTN+1。第N级ASRCN经由输出端OUT向第N栅极线输出栅极信号GOUTN。
第一和第二时钟信号CKV和CKVB交替地被提供给第一和第二时钟端CK1和CK2。虽然每一级接收最接近的级的输出信号，即紧接着的前一级和紧接着的后一级，但它可以接收诸如下一最接近的级或随后的其他级等其它级的输出信号。例如，第N级可以接收来自远于第(N+2)级或第(N-2)级的级的栅极信号。
图7是图6所示的移位寄存器的级的线路图。
参照图7，移位寄存器的每一级包括输入单元510、上拉驱动单元520、信号发生单元530、输出单元540和下拉驱动单元550。图示的是第N级。
输入单元510包括具有相互连接的漏极和栅极并接收来自前一级，比如，第(N-1)级的进位信号CR[N-1]的NMOS晶体管T1。输入单元根据进位信号CR[N-1]经由源极输出第一控制信号CNTR1。
上拉驱动单元520包括经由漏极接收第一时钟信号CKV并经由源极输出该信号的一对晶体管T2和T3。晶体管T2具有连接到源极的栅极，晶体管T3包含分别经由第一和第二电容器C1和C2连接到漏极和源极的栅极。
信号发生器530包括NMOS晶体管T4，该晶体管具有接收第一时钟信号CKV的漏极，连接到输入单元510的输出CNTR1的栅极，以及经由第三电容器C3连接到栅极的源极。信号发生器530根据第一控制信号CNTR1和第一时钟信号CKV输出进位信号CR[N]。
输出单元540包括NMOS晶体管T5，该晶体管包含有接收第一时钟信号CKV的漏极，连接到输入单元510的输出CNTR1的栅极，以及经由第四电容器C3连接到栅极的源极。输出单元540根据第一控制信号CNTR1和第一时钟信号CKV输出栅极信号OUT[N]。
下拉驱动单元550包括串联连接于第(N-1)级的进位信号CR[N-1]和低电平电压Vss之间的三个NMOS晶体管T6-T8，并联连接于输入单元510的输出CNTR1和低电平电压Vss之间的一对NMOS晶体管T9-T10，分别连接于上拉驱动单元520的晶体管T2和T3的输出和低电平电压Vss之间的一对NMOS晶体管T11-T12，以及连接于输出单元540的输出和低电平电压Vss之间的一对NMOS晶体管T13-T14。
晶体管T6和T8具有被供有第二时钟信号CKVB的栅极，而晶体管T7具有被供有第一时钟信号CKV的栅极。处于晶体管T6和晶体管T7之间的节点被连接到输入单元510的输出CNTR1，而处于晶体管T7和晶体管T8之间的节点被连接到输出单元540的输出OUT[N]。
晶体管T9和T10具有分别被供有虚拟级的栅极信号OUT[DUM]和第(N+1)级的栅极信号OUT[N+1]的栅极，晶体管T11和T12具有共同连接到输出单元540的输出OUT[N]的栅极。
晶体管T13具有连接到上拉驱动单元520的晶体管T3的输出的栅极，而晶体管T14具有被供有第(N+1)级的栅极信号OUT[N+1]的栅极。
如上所述，第一和第二时钟信号CKV和CKVB均供给移位寄存器500的每一级，且第一和第二时钟信号CKV和CKVB交替地供给该级的两个端。
图8是图6和7所示的移位寄存器输出的波形的示意图。
参照图8，来自移位寄存器500的每一级的栅极信号GOUT1，GOUT2，GOUT3，...具有相同梯度，并具有几乎为矩形的波形，且它们具有约25V的电压电平。
如图8所示，虽然无定形硅TFT的阈电压随着温度等变化而变化，但是每一级的信号发生单元530也能够正常地操作移位寄存器。
移位寄存器能够应用于不同的显示装置，如LCD和有机光发光显示器。
总而言之，移位寄存器的每一级被供有第一时钟信号CKV和第二时钟信号CKVB，以及产生进位信号的信号发生单元。因此，移位寄存器能够对TFT的阈电压不敏感。也就是说，能够防止由于TFTs a-Si的阈电压的偏差所造成的移位寄存器的失效，从而提高移位寄存器的可靠度。
虽然参照优选实施例详细地描述了本发明，但是本领域的技术人员应该明白可以在不脱离权利要求所阐明的本发明的精神和范围的条件下进行各种修改和替代。
权利要求
1.一种移位寄存器，包括顺序输出栅极信号的多个级，每一级包括根据外部信号输出控制信号的输入单元；连接到该输入单元并根据第一时钟信号和该控制信号来输出栅极信号的输出单元；和连接到该输出单元并根据该第一时钟信号和该控制信号来产生传输信号的信号发生单元。
2.如权利要求1所述的移位寄存器，进一步包括根据第一时钟信号来运行的上拉驱动单元；和连接输入单元、上拉驱动单元以及输出单元的下拉驱动单元，该下拉驱动单元根据第一时钟信号、第二时钟信号、外部信号以及下一级的栅极信号来运行。
3.如权利要求2所述的移位寄存器，其中传输信号是进位信号。
4.如权利要求2所述的移位寄存器，其中相邻级的第一和第二时钟信号是相反的。
5.如权利要求4所述的移位寄存器，其中第一和第二时钟信号具有相反的相位。
6.如权利要求2所述的移位寄存器，其中输入单元包括具有相互连接的漏极和栅极并接收外部信号的第一NMOS晶体管。
7.如权利要求6所述的移位寄存器，其中输出单元包括第二NMOS晶体管，该晶体管含有接收第一时钟信号的漏极、连接到第一NMOS晶体管的源极的栅极、以及通过第一电容器连接到栅极的源极。
8.如权利要求7所述的移位寄存器，其中信号发生单元包括第三NMOS晶体管，该晶体管具有接收第一时钟信号CKV的漏极、连接到输出单元的栅极、以及通过第二电容器连接到栅极的源极。
9.如权利要求8所述的移位寄存器，其中上拉驱动单元包括第四NMOS晶体管，该晶体管包括共同连接以接收第一时钟信号的漏极和栅极以及连接到下拉驱动单元的源极；和第五NMOS晶体管，该晶体管包括接收第一时钟信号的漏极和栅极以及连接到下拉驱动单元的源极。
10.如权利要求9所述的移位寄存器，其中下拉驱动单元包括第六至第八NMOS晶体管，串联于外部信号和低电平电压之间；第九至第十NMOS晶体管，并联于输入单元的输出和低电平电压之间；第十一至第十二NMOS晶体管，分别连接于第四和第五NMOS晶体管的输出与低电平电压之间；以及第十三至第十四NMOS晶体管，连接于输出单元的输出与低电平电压之间，第二和第八晶体管具有被供有第二时钟信号的栅极，第七晶体管具有被供有第一时钟信号的栅极，在第六和第七晶体管之间的节点与输入单元的输出相连接，而第七和第八晶体管之间的节点与输出单元的输出相连接，第九和第十晶体管分别具有被供有虚拟级的栅极信号和下一级的栅极信号的栅极，第十一和第十二晶体管具有共同连接至输出单元的输出的栅极，第十三晶体管具有与第五晶体管的输出连接的栅极，以及第十四晶体管具有被供有下一级栅极信号的栅极。
11.一种显示来自外部装置的图像数据的显示装置，该装置包括显示面板，包括栅极线、数据线、显示元件、和开关元件；信号控制器，用于输出图像数据、栅极控制信号和数据控制信号；移位寄存器，用于响应于栅极控制信号来顺序地向栅极线输出栅极信号；和数据驱动电路，用于响应于数据控制信号而向数据线输出数据信号，其中的移位寄存器包括多个级，每一级对应于一栅极线，向该栅极线输出栅极信号，并独立于栅极信号来输出传输信号，并且移位寄存器还根据第一时钟信号、第二时钟信号、相邻级的传输信号、和下一级的栅极信号来产生栅极信号。
12.如权利要求11所述的显示装置，其中移位寄存器在显示面板上形成。
13.如权利要求11所述的显示装置，其中栅极控制信号通过形成于该显示面板上的线路传送。
14.如权利要求11所述的显示装置，其中第一时钟信号和第二时钟信号具有相反的相位。
15.如权利要求11所述的显示装置，其中传输信号为进位信号。
全文摘要
本发明提供一种移位寄存器，包括多个顺序输出栅极信号的级，每一级包括根据外部信号输出控制信号的输入单元；连接到该输入单元并根据第一时钟信号和该控制信号输出栅极信号的输出单元；以及连接到该输出单元并根据该第一时钟信号和该控制信号产生传输信号的信号发生单元。
文档编号G11C19/00GK1681047SQ20051006415
公开日2005年10月12日 申请日期2005年2月6日 优先权日2004年2月6日
发明者文胜焕 申请人:三星电子株式会社