专利名称：P型通道存储器的操作方法
技术领域：
本发明涉及一种半导体存储元件的操作方法，特别是涉及一种P型通道存储器的操作方法。
背景技术：
非挥发性存储器中的可电抹除且可编程只读存储器(EEPROM)具有可进行多次数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种存储器元件。
典型的可电抹除且可编程只读存储器以掺杂的多晶硅(Polysilicon)制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。现有技术中，亦有采用一电荷陷入层(Charge Trapping Layer)取代多晶硅浮置栅极，此电荷陷入层的材料例如是氮化硅。这种氮化硅电荷陷入层上下通常各有一层氧化硅，而形成氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，简称ONO)复合层。此种元件通称为硅/氧化硅/氮化硅/氧化硅/硅(SONOS)元件。
一般而言，存储器元件以其通道的种类分为P型通道(P-Channel)存储器与N型通道(N-Channel)存储器。其中，N型通道存储器多利用通道热电子注入(Channel Hot Electron Injection)模式与FN穿隧效应(Fowler-Nordheim Tunneling)进行程序化、抹除的操作。然而，FN穿隧效应需要施加较高的操作电压，功率耗损高，且花费的时间也比较长。为了提高电子的穿隧效率与增加元件集成度(Integrity)，存储器的穿隧氧化层厚度会变得很薄。但是，尺寸缩小之后，穿隧氧化层的结崩溃电压(BreakdownVoltage)也随之下降，其将无法承受FN穿隧所需求的高电压，而会产生漏电流的问题，降低存储器的可靠性。
另一方面，P型通道存储器具有较高的元件集成度、可免于热空穴注入所引致的可靠性问题以及电子注入时具有较低的氧化层电场等优点。且其电子注入速度较N型通道存储器还快，又兼有较低的功率消耗、低耗能、低程序化电压等特点，目前已广泛地应用在半导体相关产业。
图1所绘示为现有一种P型通道存储器的操作示意图(如美国专利第6801456号)。此P型通道存储器包括基底100、设置于基底100上的ONO层110(ONO层110由氧化硅层102、氮化硅层104以及氧化硅层106所构成)、设置于ONO层110上的P型掺杂多晶硅栅极120，以及设置于ONO层110两侧的基底100中的源极130a与漏极130b。若欲进行抹除操作，可使源极130a、漏极130b为0伏特电压，于栅极120施加-6伏特电压，于基底100施加+6伏特电压，以利用FN穿隧效应或热空穴注入(Hot HoleInjection)将原本所储存的数据抹除。上述的P型通道存储器由于使用FN穿隧效应或热空穴注入的操作方法，其操作效率较低，因而需要施加较高电压以提供较大的电流，藉以提高操作效率。在进行抹除操作时，栅极120与基底100间的电压差高达12伏特，其功率消耗高、需要的时间较长，且施加的电压高，容易导致高漏电流，造成存储器元件的可靠性降低。此外，随着元件集成度的提高，所产生的高漏电流会越严重，限制元件尺寸缩小的程度。
发明内容
有鉴于此，本发明的目的就是在提供一种P型通道存储器的操作方法，施加的操作电压低，可以节省功率消耗，提高程序化/抹除的效率，进而缩短存储器的运作速度，并且增进其可靠性。
本发明的另一目的是提供一种P型通道存储器的操作方法，可以随着元件的尺寸缩小，增进其电性表现，而有助于提高元件的集成度。
本发明提出一种P型通道存储器的操作方法，此P型通道存储器例如至少是基底、位于基底上的栅极、位于基底与栅极之间的电荷陷入结构，以及位于电荷陷入结构两侧的基底中的第一源极/漏极与第二源极/漏极。此方法在进行程序化操作时，将电子注入第一源极/漏极侧的电荷陷入结构中，以于P型通道存储器存入第一位；以及进行抹除操作时，于第二源极/漏极施加第一电压，第一源极/漏极施加第二电压，栅极施加第三电压，基底施加第四电压，利用三次热空穴机制(Tertiary Hot Hole Mechanism)将热空穴注入第一源极/漏极侧的电荷陷入结构中，以抹除先前存入P型通道存储器的第一位，其中，第三电压与第四电压的压差的绝对值小于或等于6伏特，且第二电压小于第三电压。
依照本发明的优选实施例所述的P型通道存储器的操作方法，上述的第一电压约为0伏特左右、第二电压为-3～-4伏特左右、第三电压为-2.5～-3.5伏特左右、第四电压为2.8～3.4伏特左右。
依照本发明的优选实施例所述的P型通道存储器的操作方法，还可以是在进行程序化操作时，于第二源极/漏极施加第五电压，第一源极/漏极施加第六电压，栅极施加第七电压，基底施加第八电压，将电子注入第一源极/漏极侧的电荷陷入结构中，以于P型通道存储器存入第一位，其中，第六电压小于第七电压，且第七电压大于第三电压。在一优选实施例中，第五电压约为0伏特左右、第六电压为-3～-4伏特左右、第七电压为-0.5～-1.5伏特左右、第八电压为0～1伏特左右。此外，将电子注入电荷陷入结构的方法可以是通道热电子注入(CHEI)模式。
依照本发明的优选实施例所述的P型通道存储器的操作方法，还可以是在进行程序化操作时，将电子注入第二源极/漏极侧的电荷陷入结构中，以于P型通道存储器存入第二位；以及在进行抹除操作时，于第一源极/漏极施加第一电压，第二源极/漏极施加第二电压，栅极施加第三电压，基底施加第四电压，利用三次热空穴机制将热空穴注入第二源极/漏极侧的电荷陷入结构中，以抹除先前存入P型通道存储器的第二位。其中，在进行程序化操作时，更可以于第一源极/漏极施加第五电压，第二源极/漏极施加第六电压，栅极施加第七电压，基底施加第八电压，将电子注入第二源极/漏极侧的电荷陷入结构中，以于P型通道存储器存入第二位。将电子注入电荷陷入结构的方法包括通道热电子注入(CHEI)模式。
依照本发明的优选实施例所述的P型通道存储器的操作方法，上述的栅极的材料例如是P型掺杂的多晶硅，电荷陷入结构可以是氧化硅/氮化硅/氧化硅。
本发明提出另一种P型通道存储器的操作方法，适用于P型通道硅-氧化硅/氮化硅/氧化硅-硅(SONOS)存储器，P型通道SONOS存储器例如至少是P型基底、位于基底上的ONO层、位于ONO层上的P型掺杂多晶硅栅极、位于ONO层两侧的基底中的第一源极/漏极与第二源极/漏极。此方法在进行程序化操作时，于第二源极/漏极施加第一电压，第一源极/漏极施加第二电压，P型掺杂多晶硅栅极施加第三电压，基底施加第四电压，将电子注入第一源极/漏极侧的ONO层中，以于P型通道SONOS存储器存入第一位，其中，第二电压小于第三电压。在进行抹除操作时，于第二源极/漏极施加第五电压，第一源极/漏极施加第六电压，栅极施加第七电压，基底施加第八电压，以利用三次热空穴机制将热空穴注入第一源极/漏极侧的ONO层中，以抹除先前存入P型通道SONOS存储器的第一位，其中，第七电压与第八电压的压差的绝对值小于或等于6伏特，第六电压小于第七电压，且第七电压小于第三电压。
依照本发明的优选实施例所述的P型通道存储器的操作方法，还可以在进行程序化操作时，将电子注入第二源极/漏极侧的ONO层中，以于P型通道SONOS存储器存入第二位；在进行抹除操作时，于第一源极/漏极施加第五电压，第二源极/漏极施加第六电压，栅极施加第七电压，基底施加第八电压，利用三次热空穴机制将热空穴注入第二源极/漏极侧的ONO层中，以抹除先前存入P型通道SONOS存储器的第二位。
依照本发明的优选实施例所述的P型通道存储器的操作方法，其中在进行程序化操作时，还可以于第一源极/漏极施加第一电压，第二源极/漏极施加第二电压，栅极施加第三电压，基底施加第四电压，将电子注入第二源极/漏极侧的ONO层中，以于P型通道SONOS存储器存入第二位。将电子注入电荷陷入结构的方法包括通道热电子注入(CHEI)模式。
依照本发明的优选实施例所述的P型通道存储器的操作方法，上述的第一电压为0伏特左右、第二电压为-3～-4伏特左右、第三电压为-0.5～-1.5伏特左右、第五电压为0伏特左右、第六电压为-3～-4伏特左右、第七电压为-2.5～-3.5伏特左右、第四电压为0～1伏特左右、第八电压为2.8～3.4伏特左右。
本发明的P型通道存储器因采用三次热空穴机制进行抹除的操作，因此所需的操作电压低，可以节省功率消耗，提高程序化/抹除的效率，缩短存储器的运作速度，并且能够增进元件的可靠性。除此之外，由于抹除操作所应用的三次热空穴机制是基于平行的电场而产生的，因此随着元件的尺寸缩小，更能够增进其电性表现，而有助于提高元件的集成度。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。
图1所绘示为现有一种P型通道存储器的操作示意图。
图2所绘示为依照本发明一优选实施例的一种P型通道存储器的结构剖面图。
图3所绘示为依照本发明一优选实施例的一种P型通道存储器程序化操作示意图。
图4所绘示为依照本发明一优选实施例的一种P型通道存储器抹除操作示意图。
图5所绘示为依照本发明另一优选实施例的一种P型通道存储器程序化操作示意图。
图6所绘示为依照本发明另一优选实施例的一种P型通道存储器抹除操作示意图。
图7所绘示为依照本发明一优选实施例中具有两个位储存功能的P型通道存储器的结构剖面图。
简单符号说明100、200基底102、106氧化硅层104氮化硅层110ONO层120P型掺杂多晶硅栅极130a源极130b漏极201P型通道存储器202底介电层204电荷陷入层206顶介电层210电荷陷入结构220栅极230a、230b源极/漏极240第一位242第二位
具体实施例方式
图2所绘示为依照本发明一优选实施例的一种P型通道存储器的结构剖面图。图3所绘示为依照本发明一优选实施例的一种P型通道存储器程序化操作示意图。图4所绘示为依照本发明一优选实施例的一种P型通道存储器抹除操作示意图。图5所绘示为依照本发明另一优选实施例的一种P型通道存储器程序化操作示意图。图6所绘示为依照本发明另一优选实施例的一种P型通道存储器抹除操作示意图。图7所绘示为依照本发明一优选实施例中具有两个位储存功能的P型通道存储器的结构剖面图。
请参照图2，本发明提出一种P型通道存储器的操作方法，此P型通道存储器201例如至少是基底200、位于基底200上的栅极220、位于基底200与栅极220之间的电荷陷入结构210，以及位于电荷陷入结构210两侧的基底200中的源极/漏极230a与源极/漏极230b。其中，电荷陷入结构210可以是由底介电层202、电荷陷入层204与顶介电层206所构成的。
请参照图3，此P型通道存储器201的操作方法在进行程序化操作时，于源极/漏极230b施加偏压VPD，其例如是-3～-4伏特左右；源极/漏极230a施加偏压VPS，其例如是0伏特；栅极220施加偏压VPG，其例如是-0.5～-1.5伏特左右；基底200施加偏压VPsub，其例如是0～1伏特左右。如此一来，即可将电子注入源极/漏极230b侧的电荷陷入结构210中，以于P型通道存储器201存入第一位240，其中，偏压VPD小于偏压VPG。将电子注入电荷陷入结构210的方法可以是通道热电子注入(Channel Hot Electron Injection)模式。
请参照图4，进行抹除操作时，于源极/漏极230b施加偏压VED，其例如是-3～-4伏特左右；源极/漏极230a施加偏压VES，其例如是0伏特；栅极220施加偏压VEG，其例如是-2.5～-3.5伏特左右；基底200施加偏压VEsub，其例如是2.8～3.4伏特左右。其中，偏压VEG与偏压VEsub的电压差的绝对值小于或等于6伏特，偏压VED小于偏压VEG，且偏压VEG小于偏压VPG。随着偏压VEsub的提高，位于栅极220下方的耗尽区(Depletion Region)会变得更宽广，电场的强度也会随之提高，因而产生具有更高能量的三次热空穴。利用此三次热空穴机制(Tertiary Hot Hole Mechanism)将热空穴注入源极/漏极230b侧的电荷陷入结构210中，空穴与先前的电子互相抵销，储存于P型通道存储器201的第一位240因此而被抹除。
请参照图5与图6，还可以对于P型通道存储器201进行第二位242的程序化、抹除的操作。其例如是在进行程序化操作时，于源极/漏极230b施加偏压VPS，例如是0伏特；源极/漏极230a施加偏压VPD，例如是-3～-4伏特左右；栅极220施加偏压VPG，例如是-0.5～-1.5伏特左右；基底200施加偏压VPsub，例如是0～1伏特左右，将电子注入源极/漏极230a侧的电荷陷入结构210中，以于P型通道存储器201存入第二位242。其中，偏压VPD小于偏压VPG。将电子注入电荷陷入结构210的方法可以是通道热电子注入(Channel Hot Electron Injection)模式。
请参照图6，进行抹除操作时，于源极/漏极230a施加偏压VED，其例如是-3～-4伏特左右；源极/漏极230b施加偏压VES，其例如是0伏特；栅极220施加偏压VEG，其例如是-2.5～-3.5伏特左右；基底200施加偏压VEsub，其例如是2.8～3.4伏特左右。其中，偏压VEG与偏压VEsub的电压差的绝对值小于或等于6伏特，偏压VED小于偏压VEG，且偏压VEG小于偏压VPG。利用三次热空穴机制将热空穴注入源极/漏极230b侧的电荷陷入结构210中，以抹除先前存入P型通道存储器的第二位242。于单一存储单元进行二位的数据写入、抹除。
上述实施例中，因采用三次热空穴机制进行抹除的操作，因此所需的操作电压低，可以节省功率消耗，缩短存储器的运作速度。除此之外，由于存储器所应用的三次热空穴机制是基于平行的电场而产生的，因此随着元件的尺寸缩小，更能够增进其电性表现，而有助于提高元件的集成度。
请参照图7，在一实施例中，基底200的材料可以是P型基底。栅极220的材料例如是P型掺杂多晶硅。电荷陷入结构210例如是由底介电层202、电荷陷入层204与顶介电层206所构成的。其中，底介电层202的材料例如是氧化硅，电荷陷入层204的材料例如是氮化硅，顶介电层206的材料例如是氧化硅。前述的材料构成P型通道硅-氧化硅/氮化硅/氧化硅-硅(SONOS)存储器201。其中由于其电荷陷入结构210为ONO层，可以通过改变栅极220与其两侧的源极/漏极203a、源极/漏极203b上所施加的偏压，而于单一的氮化硅层(电荷陷入层204)存在两群电子、单一群电子或是不存在电子。因此，此种P型通道SONOS存储器201可以在单一的存储单元之中写入四种状态，为一种单存储单元二位(2bits/cell)储存的非挥发性存储器。
因此，上述P型通道SONOS存储器201的操作方法，可以是将电子注入源极/漏极230b侧的ONO层(电荷陷入结构210)中，以存入第一位240。之后利用三次热空穴机制将热空穴注入源极/漏极230b侧的ONO层(电荷陷入结构210)中，以抹除第一位240。
另外，更可以对此P型通道SONOS存储器201进行第二位242的程序化与抹除的操作。例如是将电子注入源极/漏极230a侧的ONO层(电荷陷入结构210)中，以存入第二位242。再利用三次热空穴机制将热空穴注入源极/漏极230a侧的ONO层(电荷陷入结构210)中，以抹除第二位242。
此外，值得一提的是，上述各实施例与图示中的电荷陷入结构210虽以ONO层为例作说明，然而，底介电层202及顶介电层204也可以是其它类似的绝缘材料。电荷陷入层206的材料亦不限于氮化硅，也可以是其它能够使电荷陷入于其中的材料，例如钽氧化层、钛酸锶层与铪氧化层等。另外，栅极220的材料亦不限于P型掺杂多晶硅，也可以是金属、金属硅化物或其它合适的导体材料。
综上所述，本发明的P型通道存储器因采用三次热空穴机制进行抹除的操作，所需的操作电压低，可以节省功率消耗，提高程序化/抹除的效率，进而缩短存储器的运作速度，且能够增进其可靠性。除此之外，由于存储器所应用的三次热空穴机制是基于平行的电场而产生的，因此随着元件的尺寸缩小，更能够增进其电性表现，而有助于提高元件的集成度。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
权利要求
1.一种P型通道存储器的操作方法，该P型通道存储器至少包括一基底；一栅极，位于该基底上；一电荷陷入结构，位于该基底与该栅极之间；一第一源极/漏极与一第二源极/漏极，位于该电荷陷入结构两侧的该基底中；且该方法包括进行程序化操作时，将电子注入该第一源极/漏极侧的该电荷陷入结构中，以于该P型通道存储器存入一第一位；以及进行抹除操作时，于该第二源极/漏极施加一第一电压，该第一源极/漏极施加一第二电压，该栅极施加一第三电压，该基底施加一第四电压，利用三次热空穴机制将热空穴注入该第一源极/漏极侧的该电荷陷入结构中，以抹除先前存入该P型通道存储器的该第一位，其中，该第三电压与该第四电压的压差的绝对值小于或等于6伏特，且该第二电压小于该第三电压。
2.如权利要求1所述的P型通道存储器的操作方法，其中该第一电压为0伏特左右。
3.如权利要求1所述的P型通道存储器的操作方法，其中该第二电压为-3～-4伏特左右。
4.如权利要求1所述的P型通道存储器的操作方法，其中该第三电压为-2.5～-3.5伏特左右。
5.如权利要求1-4的任一项所述的P型通道存储器的操作方法，其中该第四电压为2.8～3.4伏特左右。
6.如权利要求1所述的P型通道存储器的操作方法，其中在进行程序化操作时，还包括于该第二源极/漏极施加一第五电压，该第一源极/漏极施加一第六电压，该栅极施加一第七电压，该基底施加一第八电压，将电子注入该第一源极/漏极侧的该电荷陷入结构中，以于该P型通道存储器存入该第一位，其中，该第六电压小于该第七电压，且该第七电压大于该第三电压。
7.如权利要求6所述的P型通道存储器的操作方法，其中该第五电压为0伏特左右。
8.如权利要求6所述的P型通道存储器的操作方法，其中该第六电压为-3～-4伏特左右。
9.如权利要求6所述的P型通道存储器的操作方法，其中该第七电压为-0.5～-1.5伏特左右。
10.如权利要求6所述的P型通道存储器的操作方法，其中该第八电压为0～1伏特左右。
11.如权利要求6所述的P型通道存储器的操作方法，其中将电子注入该电荷陷入结构的方法包括通道热电子注入模式。
12.如权利要求6所述的P型通道存储器的操作方法，其中该方法还包括进行程序化操作时，将电子注入该第二源极/漏极侧的该电荷陷入结构中，以于该P型通道存储器存入一第二位；以及进行抹除操作时，于该第一源极/漏极施加该第一电压，该第二源极/漏极施加该第二电压，该栅极施加该第三电压，该基底施加该第四电压，利用三次热空穴机制将热空穴注入该第二源极/漏极侧的该电荷陷入结构中，以抹除先前存入该P型通道存储器的该第二位。
13.如权利要求12所述的P型通道存储器的操作方法，其中在进行程序化操作时，还包括于该第一源极/漏极施加该第五电压，该第二源极/漏极施加该第六电压，该栅极施加该第七电压，该基底施加该第八电压，将电子注入该第二源极/漏极侧的该电荷陷入结构中，以于该P型通道存储器存入该第二位。
14.如权利要求12所述的P型通道存储器的操作方法，其中将电子注入该电荷陷入结构的方法包括通道热电子注入模式。
15.如权利要求1所述的P型通道存储器的操作方法，其中该电荷陷入结构包括氧化硅/氮化硅/氧化硅。
16.一种P型通道存储器的操作方法，适用于一P型通道硅-氧化硅/氮化硅/氧化硅-硅存储器，该P型通道SONOS存储器至少包括一P型基底；一ONO层，位于该基底上；一P型掺杂多晶硅栅极，位于该ONO层上；一第一源极/漏极与一第二源极/漏极，位于该ONO层两侧的该基底中，且该方法包括进行程序化操作时，于该第二源极/漏极施加一第一电压，该第一源极/漏极施加一第二电压，该P型掺杂多晶硅栅极施加一第三电压，该基底施加一第四电压，将电子注入该第一源极/漏极侧的该ONO层中，以于该P型通道SONOS存储器存入一第一位，其中，该第二电压小于该第三电压；以及进行抹除操作时，于该第二源极/漏极施加一第五电压，该第一源极/漏极施加一第六电压，该栅极施加一第七电压，该基底施加一第八电压，以利用三次热空穴机制将热空穴注入该第一源极/漏极侧的该ONO层中，以抹除先前存入该P型通道SONOS存储器的该第一位，其中，该第七电压与该第八电压的压差的绝对值小于或等于6伏特，该第六电压小于该第七电压，且该第七电压小于该第三电压。
17.如权利要求16所述的P型通道存储器的操作方法，其中该方法还包括进行程序化操作时，将电子注入该第二源极/漏极侧的该ONO层中，以于该P型通道SONOS存储器存入一第二位；以及进行抹除操作时，于该第一源极/漏极施加该第五电压，该第二源极/漏极施加该第六电压，该栅极施加该第七电压，该基底施加该第八电压，利用三次热空穴机制将热空穴注入该第二源极/漏极侧的该ONO层中，以抹除先前存入该P型通道SONOS存储器的该第二位。
18.如权利要求17所述的P型通道存储器的操作方法，其中在进行程序化操作时，还包括于该第一源极/漏极施加该第一电压，该第二源极/漏极施加该第二电压，该栅极施加该第三电压，该基底施加该第四电压，将电子注入该第二源极/漏极侧的该ONO层中，以于该P型通道SONOS存储器存入该第二位。
19.如权利要求16所述的P型通道存储器的操作方法，其中将电子注入该电荷陷入结构的方法包括通道热电子注入模式。
20.如权利要求16所述的P型通道存储器的操作方法，其中该第一电压为0伏特左右、该第二电压为-3～-4伏特左右、该第三电压为-0.5～-1.5伏特左右、该第五电压为0伏特左右、该第六电压为-3～-4伏特左右、该第七电压为-2.5～-3.5伏特左右。
21.如权利要求16所述的P型通道存储器的操作方法，其中该第四电压为0～1伏特左右，该第八电压为2.8～3.4伏特左右。
全文摘要
一种P型通道存储器的操作方法，此P型通道存储器至少是包括基底、位于基底上的栅极、位于基底与栅极之间的电荷陷入结构，以及位于电荷陷入结构两侧的基底中的第一源极/漏极与第二源极/漏极。此方法在进行抹除操作时，于第二源极/漏极施加第一电压，第一源极/漏极施加第二电压，栅极施加第三电压，基底施加第四电压。利用三次热空穴机制将热空穴注入电荷陷入结构中，以抹除P型通道存储器。其中，第三电压与第四电压的压差的绝对值小于或等于6伏特，且第二电压小于第三电压。
文档编号G11C16/02GK1917213SQ20051009196
公开日2007年2月21日 申请日期2005年8月15日 优先权日2005年8月15日
发明者刘志拯 申请人:力晶半导体股份有限公司