专利名称：快闪记忆区以及快闪记忆群抹除方法
快闪记忆区以及快闪记忆群抹除方法
技术领城
本发明是关于快闪记忆体，且特别是关于一种快闪记忆区抹除方法以
及一种快闪记忆群抹除方法(METHOD FOR ERASING A FLASH MEMORY SECTOR AND METHOD FOR ERASING A FLASH MEMORY GROUP )。
背景技术：
每一次抹除(erase)快闪记忆体单元(flash memory cell)时，总是有可 能降低该记忆单元的临界电压(threshold voltage)。所谓过度抹除 (over-erase)是指快闪记忆体单元内发生位元线漏电流(bit 1 ine leakage)的状况。如果已经过度抹除的记忆单元再接受一次抹除，可能会发 生深层过度抹除(de印over-erase)。因为深层过度抹除无法修复，应该尽 可能避免。
图1为传统快闪记忆群(flash memory gro叩)抹除方法的流程图。快 闪记忆群是多个快闪记忆区(flash memory sector)组成的集合。在步骤 110，对一个记忆群施加抹除脉冲(ERS pulse,也就是erase pulse)以同 时抹除此记忆群的所有记忆区。然后在步骤120对此记忆群执行抹除确认 (ERSV: erase verif ication)。如果所有记忆单元都通过4未除确认，图1 的流程至此结束。否则流程会回到步骤110,对此记忆群再施加一次抹除脉 冲。步骤110至120的回圈会重复到所有记忆单元都通过一未除确认为止。
上述的抹除确认是对每一个位址逐一执行，因此需要一个位址计数器 (address counter)以记录目前的确认位址。图2是一个快闪记忆体晶片其 中的位址计数器201及记忆区211-214的示意图。图2的记忆群使用图1 的抹除方法。假设抹除确认从记忆区211的第一个位址开始。传统方法的 问题在于，只要有任何一个记忆单元未能通过抹除确认，整个记忆群都要 '接受再一次的抹除脉沖，接着必须从第一个位址开始，再执行一遍抹除确 认。结果就是，位于高位址端的记忆单元可能被抹除太多次而造成深层过 度抹除。在图2的范例中，记忆区214最可能发生深层过度抹除。
上述问题的解决之道是为每个记忆区安排一个位址计数器，如图3所 示。图3的快闪记忆体晶片有四个记忆区311 - 314以及对应的四个位址计 数器301 - 304。每一个位址计数器301 - 304储存对应的记忆区311 - 314 的确认位址。在图3中，如果有记忆区被抹除后通过抹除确认，就不用再 被抹除。这个方法可降低深层过度抹除的风险.、然而由于需要额外的位址
计数器，图3的快闪记忆体晶片会占用比图2的晶片更大的面积。
另一个避免深层过度抹除的方法如图4所示。图4为另一个传统快闪 记忆群抹除方法的流程图。首先在步骤410对记忆群施加抹除脉冲。然后 在步骤420对记忆群执行软性程序化确认(SPGMV: soft program verification)以检查是否有位元线漏电流。如果有记忆区未能通过步骤 420的软性程序化确认，表示此记忆区有位元线漏电流，必须在步骤430对 此记忆区执行软性程序化(SPGM: soft program)以修复漏电流现象。经过 软性程序化的记忆区会在步骤420再确认一次。步骤420及430的回圈会 一直重复到此记忆区完全修复为止。当所有记忆区都通过步骤420的软性 程序化确认之后，在步骤440对整个记忆群执行抹除确认(ERSV)。若此记 忆群通过上述的抹除确认，流程至此结束。否则流程会回到步骤410再抹 除一次记忆群。这个方法在施加另 一次的抹除脉沖之前会先修复有漏电流 的记忆区，所以能避免深层过度4未除。然而某些记忆区可能会每一次都漏 电，每一次都需要修复。这种情况会浪费很多时间。
发明内容
本发明的目的是在提供一种快闪记忆区抹除方法，适用于抹除不均匀 的记忆区，而且可避免深层过度抹除。所谓不均匀记忆区就是在抹除之后 出现漏电流而且未能通过抹除确认的记忆区。本方法比传统方法更快速，其 主要原因是不必在每一次施加抹除脉冲之后都执行一次抹除确认。本方法 快速的第二原因是本方法使用的保守抹除程序，其步骤包括緩慢程序化 (SLPGM: slow program)以及緩十曼程序化确认(SLPGMV: slow program verification)以修复漏电的位元线，而且上述两个步骤的执行频率远低于 传统方法中的对应步骤。
本发明的另一目的是提供一种快闪记忆群抹除方法，可避免深层过度 抹除，速度快过传统方法，而且由于只用一个位址计数器，所以比传统方法 更节省晶片面积。本方法适用于记忆群抹除以及记忆区抹除。因为在软性 程序化阶-敬只需处理一部分记忆区，本方法亦可节省4未除之后#1行软性程 序化的时间。此外，本方法将快闪记忆区分为多个种类，各使用不同的程 序加以处理。
为达成上述及其他目的，本发明提出一种快闪记忆区抹除方法，其特征 在于使用緩慢程序化以及施加抹除脉沖的方式，修复至少一个快闪记忆区 的位元线漏电流现象。更详细的说，本方法包括下列步骤(a)对上述记忆 区执行软性程序化确认。(b)若有记忆区未能通过软性程序化确认，则以緩 慢程序化修复此记忆区。(c)对上述记忆区执行抹除确认，以及(d)若有记 忆区未能通过抹除确认，则对此记忆区施加抹除脉沖，然后回到步骤(a),
'上述的快闪记忆区抹除方法，在一实施例中，上述的步骤(b)更包括下 列子步骤。(bl)对此记忆区执行緩慢程序化。(b2)对此记忆区执行緩慢程 序化确认，以及(b3)若此记忆区未能通过緩慢程序化确认，则回到步骤 (bl)。
从另一观点来看，本发明另提出一种快闪记忆群抹除方法，包括下列步 骤。(a)对一快闪记忆群的第一子集合施加抹除脉沖。(b)对此第一子集合 执行软性程序化确认或严格软性程序化确认(TSPGMV: tight soft program verification) 。 (c)重复步骤(a)与(b)直到第 一预设条件为真。(d)对此记 忆群的第二子集合执行抹除确认。(e)重复步骤(a)至(d)直到第二预设条件 为真。以及(f)使用緩慢程序化以及施加抹除脉冲的方式，修复此记忆群的 第三子集合的位元线漏电流现象。
上述的快闪记忆群抹除方法，在一实施例中是以旗号A、 B、 C来区分 记忆区的不同状态。旗号A是用以标示未能通过软性程序化确认的记忆 区，旗号B是用以标示通过抹除确认的记忆区，而旗号C是用以标示已有旗 号A而且未能通过^^未除确认的记忆区。在此实施例中，上述的第一子集合 为此记忆群中无旗号A且无旗号B的所有记忆区，第二子集合为此记忆群 中无旗号B且无旗号C的所有记忆区，第三子集合为此记忆群中标示有旗 号C的所有记忆区。
前述的快闪记忆群抹除方法有两种主要变化。在第一种变化中，步骤 (b)执行的是软性程序化确认。此外步骤(b)更包括若有记忆区未能通过软 性程序化确认，则以旗号A标示此记忆区。而且上述的第一预设条件为已 经施加一预设次数的抹除脉冲，或此记忆群的每一个记忆区皆已标示有旗 号A或旗号B。
在本方法的第二种变化中，步骤(b)使用预设初始字组线电压(word line voltage)执行严格软性程序化确认。此外步骤(b)更包括若有记忆区 未能通过严格软性程序化确认，而且严格软性程序化确认所使用的字组线 电压大约为OV时，则以旗号A标示此记忆区。而且步骤(d)更包括若有记 忆区未能通过抹除确认，则将此记忆区的严格软性程序化确认所使用的字 组线电压减'少 一预设值。
此外，在本发明的一个实施例中，上述的第一预设条件为有记忆区未能 通过严格软性程序化确认。
在本发明的另 一个实施例中，上述的第 一预设条件为有记忆区未能通 过严格软性程序化确认，或上述的抹除脉冲已被施加一预设次数。
在本发明的一个实施例中，上述两种变化的一个共同点是步骤(d)更包 括若有记忆区通过抹除确认，则以旗号B标示此记忆区；以及，若标示有 旗号A的任一记忆区未能通过抹除确认，则以旗号C标示此记忆区。
在同一个实施例中，上述两种变化的另一个共同点是第二预设条件为 此记忆群的每一个记忆区都标示有旗号B或旗号C。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举本 发明的较佳实施例，并配合所附图式，作详细说明如下。
图1为传统快闪记忆群抹除方法的流程图。
图2为一快闪记忆体晶片的位址计数器和记忆区的示意图。
图3为一传统快闪记忆体晶片的位址计数器和记忆区的示意图。
图4为另一个传统快闪记忆群抹除方法的流程图。
图5为根据于本发明一实施例的快闪记忆群抹除方法流程图。
图6为根据于本发明一实施例的保守抹除程序流程图。
图7为根据于本发明一实施例的另一种快闪记忆群抹除方法流程图。
110-120:流程图步骤
201、 301 - 304:位址计数器
211-214、 311-314:快闪记忆区
4 1 0 - 44 0 、 5 1 0 - 5 7 0 、 6 1 0 - 6 5 0 、 7 3 0 - 7 5 0:流程图步骤
具体实施例方式
如下所述，本发明的较佳实施例使用旗号来标示有位元线漏电流的记 忆区，以及通过4未除确认的记忆区。因此下列的实施例可避免深层过度抹 除，并借由省略多余且经常有害的抹除脉冲以改善效率。另一个提高本发明
少效率不佳的抹除确认的使用频率。
图5为根据于本发明一实施例的快闪记忆群抹除方法流程图。流程从 步骤510开始。首先，对此记忆群执行抹除确认(ERSV)。若整个记忆群都 通过抹除确认，流程至此结束。否则流程进入步骤520，对此记忆群当中未 标示旗号A且未标示旗号B的所有记忆区施加4未除脉沖。在本实施例中，旗 号A是用来标示有漏电的记忆区。旗号B是用来标示已经抹除过，而且已 经通过抹除确认的记忆区。此外还有旗号C，用以标示不均匀记忆区。所谓 不均匀记忆区是指已经发生位元线漏电，而且尚未能通过抹除确认的记忆 区。已标示有旗号A或B的记忆区会跳过步骤520，因为已经漏电的记忆区 不应该再被抹除，而已经通过抹除确认的记忆区不需要再接受抹除。标示 有旗号C的记忆区也会跳过步骤520，因为如后面的步骤所示，标示有旗号 C'的记忆区必然已经标示有旗号A。
接着在歩骤530，对记忆群当中，未标示有旗号A且未标示有旗号B的
所有记忆区执行软性程序化确认(SPGMV)。若有记忆区未能通过步骤530的 软性程序化确认，就用旗号A标示此记忆区。上述的软性程序化确认是用 在施加抹除脉冲之后，检查是否有漏电的记忆区。由于标示有旗号A或B 的记忆区都跳过步骤520，有旗号A或B的记忆区也会跳过歩骤530。
接下来，步骤540控制由步骤520及530所构成的回圈。上述回圈会 一直重复到步骤520的抹除脉冲已被施加一个预设次数为止，或一直重复 到记忆群中的每个记忆区都已标示有旗号A或B为止。
经过上述回圈之后，在步骤550对记忆群中未标示有旗号B且未标示 有旗号C的记忆区执行抹除确认(ERSV)。若有记忆区通过步骤550的抹除 确认，则以旗号B标示此记忆区。此外，若有记忆区已标示有旗号A而且未 能通过步骤550的抹除确认，则以旗号C标示此记忆区。在此之前，已经有 旗号B的记忆区会跳过步骤550，因为它们已经通过上一次抹除确认。已经 标示有旗号C的记忆区也会跳过步骤550,因为被旗号C标示后它们就不会 再被纟未除。
接下来，步骤560控制由步骤520至550组成的第二个条件回圈。步骤 520至550会重复到记忆群中的每个记忆区都表示有旗号B或C为止。如步 骤520至560所示，步骤530会找出漏电的记忆区，并且以旗号A标示，然 后在步骤520至560的回圈当中，漏电的记忆区就不会再被抹除。本实施 例就是借此避免深层过度抹除。此外，软性程序化确认是以位元线为单位 执行，而抹除确认是以记忆单元(memory eel 1)为单位执行，因此软性程序 化确认会比抹除确认快上许多。步骤550的抹除确认是在一连串预设次数 的抹除脉冲之后执行，不像传统方法在每次抹除脉冲之后都执行一次抹除 确认。借由在步骤530使用软性程序化确认，以及在步骤550减少抹除确 认的执行频率，本实施例的执行效率可远高于传统方法。本实施例也因此 只需要一个位址计数器。
接下来，在步骤570对记忆群中标示有旗号C的不均匀记忆区执行保 守抹除(细节后述)。如果没有标示旗号C的记忆区，可直接跳过步骤 570,本实施例的流程也至此结束。所谓保守抹除是一种可安全抹除不均匀 记忆区的方法，其特色是使用緩慢程序化(SLPGM)以及施加抹除^c'沖的方 式，修复不均匀记忆区的位元线漏电流现象。保守抹除的详细流程绘示于图 6。
图6为根据于本发明一实施例的保守抹除流程图。流程从步骤610开 始。首先在步骤610对不均匀记忆区执行软性程序化确认(SPGMV)。对于通 过上述软性程序化确认的记忆区，流程会进入步骤640。对于未能通过上述 软性程序化确认的记忆区，流程会进入步骤620,对这些不均匀记忆区执行 緩慢程序化(SLPGM)。緩慢程序化对于快闪记忆单元的临界电压的提高作用
比软性程序化更显著。因此经过緩慢程序化的记忆单元承受抹除脉沖之后 较不易漏电。也就是说，比较不会像传统方法，必须在每一次抹除脉冲之 后反复修复相同的记忆区。所以保守抹除可快于传统方法。
緩慢程序化之后，在步骤630对不均匀记忆区执行緩慢程序化确认 (SLPGMV)。若有记忆区未能通过緩慢程序化确认，流程会回到步骤620,这 个回圈会一直重复到此记忆区通过步骤630的确认为止，然后流程进入步 骤640。在本实施例中，步骤620的緩慢程序化以及步骤630的緩慢程序化 确认都使用大约IV的字组线(WL: word 1 ine)电压。
在步骤640，对不均匀记忆区执行抹除确认。对于通过上述抹除确认的 记忆区，流程至此结束。对于未能通过上述抹除确认的记忆区，流程会进入 步骤650，对这些记忆区施加4未除脉冲。然后流程进入步骤610,对这些记 忆区执行另一次软性程序化确认，以检查是否有位元线漏电流。整个保守 才未除的回圏会一直循环，直到所有记忆区都通过步骤640的抹除确认。
在本实施例中，緩慢程序化使用的字组线电压以1V较佳，因为当快闪 记忆单元遭受长期程序化，其临界电压会收敛到趋近字组线电压。因此在 緩慢程序化之后，连接该字组线的所有快闪记忆单元的临界电压都会收敛 到接近1V。 1V的电压是理想值，因为正好在通过抹除确认所需的临界电压 (3V)和发生过度抹除的临界电压(0V)之间。这也是保守抹除不需要在每次 抹除脉冲之后执行緩慢程序化以修复过度抹除的记忆单元的原因，如此可 节省操作时间。所以緩慢程序化优于使用OV字组线电压的软性程序化。
图7为根据于本发明另一实施例的另一个快闪记忆群抹除方法。图7 和图5的差别在于将图5的步骤530至550换成图7的步骤730至750。为 了简单起见，以下仅说明差别的部分。
在步骤520的抹除脉冲之后，在步骤730对记忆群中无旗号A且无旗 号B的记忆区执行严格软性程序化确认(TSPGMV)。第一次的严格软性程序 化确认使用大约3V的初始字组线电压。若严格软性程序化确认的字组线电 压已经降到大约0V时，还有记忆区未能通过上述的严格软性程序化确 认，就以旗号A标示此记忆区。当字组线电压降到0V时，严格软性程序化 确认已经等同软性程序化确认(SPGMV) 。
接下来，步骤740控制由步骤520和730组成的条件回圈。此回圈会 重复执行到有记忆区未能通过严格软性程序化确认，或执行到步骤520的 抹除脉沖已被施加一个预设次数为止。步骤730使用严格软性程序化确认 而不使用软性程序化确认是为了提高效率。由步骤520到740组成的回圈 快过图5的对应回圈，因为严格软性程序化确认比一般软性程序化确认更 严格，使用更高的字组线电压。所以一个记忆区未能通过严格软性程序化确 认，会比未能通过软性程序化确认更快发生。上述回圏之中包括预设次数的
条件是因为记忆单元的临界电压在承受抹除脉冲之后可能只有很轻微的下 降。这个预设次数的限制可避免回圈重复太多次，甚至成为无穷回圏。若 无需顾虑临界电压轻微下降的问题，可去除这个预设次数的限制。如此步
骤520和730会一直重复到有记忆区未能通过步骤730的严格软性程序化 确-〖人为止。
经过上述的回圈之后，在步骤750对记忆群中无旗号B且无旗号C的 记忆区执行抹除确认。图7的步骤750和图5的步骤550的主要差别是若 有记忆区未能通过步骤750的抹除确认，下一次在步骤730执行严格软性 程序化确认时，此记忆区使用的字组线电压会降低大约0. 5V。由于未能通 过抹除确认表示有记忆单元未被充分抹除，下一次执行的严格软性程序化 确认会使用更低的字组线电压，给这个记忆单元更深层的抹除。请注意，步 骤730之中，初始字组线电压的3V以及逐次递减的0. 5V都可视应用需求 而调整。
上述的严格软性程序化确认建议使用3V的初始字组线电压，但不限定 3V。初始字组线电压是根据通过抹除确认的条件来决定。例如本实施例 中，抹除确认的通过条件为所有快闪记忆单元的临界电压都低于3V。对于使 用3V字组线电压的严格软性程序化确认，若有任何记忆单元的临界电压低 于3V，就不能通过此严格软性程序化确认。也就是说，某些或全体记忆单元 的临界电压低于3V。因此即使上述的记忆单元未能通过严格软性程序化确 认，仍有可能通过抹除确认。所以抹除确认可安排在严格软性程序化确认之 后执行以判断记忆单元是否已充分抹除。若在此通过抹除确认，就不需要 后续的抹除脉沖，可节省时间。反之，若未能通过抹除确认，表示仍有高 于3V的记忆单元临界电压，需要再施加抹除脉冲。在回圈的下一次循环，严格 软性程序化确认的字组线电压会降为大约2. 5V。若未能通过此次严格软性 程序化确认，表示某些记忆单元的临界电压低于2. 5V,而且有可能所有记 忆单元的临界电压全低于3V，因此会再度执行抹除确认。当严格软性程序 化确认的字组线电压降到大约0V，此时未能通过严格软性程序化确认表示 已发生过度抹除。字组线电压为OV的严格软性程序化确认等同一般的软性 程序化确认，此时不应再降低字组线电压。上述已经过度抹除的记忆区可 能需要保守抹除以避免深层过度抹除。
前面讨论的确认程序，例如软性程序化确认与严格软性程序化确认，都 是此技术领域的习知技术。更明确的说，在快闪记忆体的领域中，所有确认 程序都是在正常记忆单元和参考记忆单元的字组线各施加特定电压，此时 两个记忆单元的位元线电压大约为IV，然后比较两个记忆单元的电流。例如 抹除确认是在正常记忆单元和参考记忆单元的字组线各施加5V的电压。在 此情况下，正常记忆单元的电流应该大于参考记忆单元的电流，正常记忆单
元才能通过抹除确认。至于软性程序化确认和严格软性程序化确认，是比较 全体正常记忆单元的位元线电流和参考记忆单元的电流。由于位元线电流 是位元线上所有记忆单元的电流总和，整个记忆单元阵列的所有字组线都 要施加特定电压，而不仅是施加电压到单一字组线。
综上所述，以上实施例的快闪记忆群抹除方法可避免深层过度抹除，而 且效率高于传统方法。本发明的方法使用多种旗号以区分记忆区的状态，而 且只需要一个位址计数器，所以本发明的方法可节省电路面积。上述方法 可用于抹除快闪记忆区以及记忆群。由于在抹除阶段后的软性程序化阶段
只需处理标示有旗号A和旗号B的记忆区，上述方法亦可节省软性程序化 阶段的时间。
此外，以上实施例中针对不均匀记忆区的保守抹除方法可安全抹除不 均匀记忆区，避免深层过度抹除。上述的保守抹除比传统方法更快，而且不 需要在每一次抹除脉冲之后反复修复相同的漏电记忆区。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何 熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润 饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。
权利要求
1.一种快闪记忆区抹除方法，包括施加抹除脉冲、软性程序化确认，以及抹除确认的步骤，其特征在于使用一缓慢程序化以及施加一抹除脉冲的方式，修复至少一个快闪记忆区的位元线漏电流现象。
2. 根据权利要求1所述的快闪记忆区抹除方法，其特征在于其更包括(a) 对上述记忆区执行一软性程序化确认；(b) 若一记忆区未能通过该软性程序化确认，则以该緩慢程序化修复该 记忆区；(c) 对上述记忆区执行一抹除确认；以及(d) 若 一 记忆区未能通过该4末除确认，则对该记忆区施加该4未除脉 沖，然后回到步骤(a)。
3. 根据权利要求2所述的快闪记忆区抹除方法，其特征在于其中步骤 (b)更包括:(bl)对该记忆区执行该緩慢程序化；(b2)对该记忆区执行一緩慢程序化确认；以及(b3)若该记忆区未能通过该緩慢程序化确认，则回到步骤(bl)。
4. 根据权利要求3所述的快闪记忆区抹除方法，其特征在于其中该緩 慢程序化与该緩慢程序化确认执行时的字组线电压大约为IV。
5. —种快闪记忆群抹除方法，其特征在于其包括(a) 对一快闪记忆群的 一第 一子集合施加一抹除脉冲；(b) 对该第一子集合执行一软性程序化确认或一严格软性程序化确认；(c) 重复步骤(a)与(b)直到一第一预设条件为真；(d) 对该记忆群的一第二子集合执行一抹除确认；(e) 重复步骤(a)至(d)直到一第二预设条件为真；以及(f) 使用一緩慢程序化以及施加一抹除脉冲的方式，修复该记忆群的一 第三子集合的位元线漏电流现象。
6. 根据权利要求5所述的快闪记忆群抹除方法，其特征在于其中该第 一子集合为该记忆群中无旗号A且无旗号B的所有记忆区，该第二子集合 为该记忆群中无旗号B且无旗号C的所有记忆区，该第三子集合为该记忆 群中标示有旗号C的所有记忆区，上述的旗号A是用以标示未能通过该软 性程序化确认的记忆区，旗号B是用以标示通过该抹除确认的记忆区，旗号 C是用以标示已有旗号A而且未能通过该抹除确认的记忆区。
7. 根据权刮要求6所述的快闪记忆群抹除方法，其特征在于其中在步 骤(b)执行的是该软性程序化确认。
8. 根据权利要求7所述的快闪记忆群抹除方法，其特征在于其中步骤(b)更包括若一记忆区未能通过该软性程序化确认，则以旗号A标示该记忆区。
9. 根据权利要求8所迷的快闪记忆群抹除方法，其特征在于其中该第 一预设条件为已经施加一预设次数的该抹除脉沖，或该记忆群的每一记忆 区已标示有旗号A或旗号B。
10. 根据权利要求6所述的快闪记忆群抹除方法，其特征在于其中步骤 (b)使用 一预设初始字组线电压执行该严格软性程序化确认。
11. 根据权利要求10所述的快闪记忆群抹除方法，其特征在于其中该 预设初始字组线电压大约为3V。
12. 根据权利要求10所述的快闪记忆群抹除方法，其特征在于其中步骤 (b)更包括:若一记忆区未能通过该严格软性程序化确认，而且该严格软性程序化 确认所使用的该字组线电压大约为0V时，则以旗号A标示该记忆区； 而且步骤(d)更包括若一记忆区未能通过该抹除确认，则将该记忆区的该严格软性程序化 确认所使用的该字组线电压减少一预设值。
13. 根据权利要求12所述的快闪记忆群抹除方法，其特征在于其中该预 设值大约为0. 5V。
14. 根据权利要求12所述的快闪记忆群抹除方法，其特征在于其中该 第 一预设条件为 一记忆区未能通过该严格软性程序化确认。
15. 根据权利要求12所述的快闪记忆群抹除方法，其特征在于其中该 第一预设条件为一记忆区未能通过该严格软性程序化确认，或该抹除脉沖 已被施加一预设次数。
16. 根据权利要求6所述的快闪记忆群抹除方法，其特征在于其中步骤 (d)更包括:若一记忆区通过该4未除确认，则以旗号B标示该记忆区；以及 若标示有旗号A的一记忆区未能通过该抹除确认，则以旗号C标示该 记忆区。
17. 根据权利要求6所述的快闪记忆群抹除方法，其特征在于其中该第 二预设条件为该记忆群的每一记忆区都标示有旗号B或旗号C。
18.根据权利要求5所述的快闪记忆群抹除方法，其特征在于其中步骤 (f)更包括:(f 1)对该第三子集合执行一软性程序化确认；(n)若一记忆区未能通过该软性程序化确认，则以该緩慢程序化修复该"i己忆区； (n)对该第三子集合执行一抹除确认；以及(f4)若一记忆区未能通过该抹除确认，则对该记忆区施加该抹除脉 沖，然后回到步骤(fl)。
19. 根据权利要求18所述的快闪记忆群抹除方法，其特征在于其中步骤 (f2)更包括(f21)对该记忆区执行该緩慢程序化；(f22)对该记忆区执行一緩慢程序化确认；以及(f23)若该记忆区未能通过该緩慢程序化确认，则回到步骤(f21)。
20. 根据权利要求19所述的快闪记忆群抹除方法，其特征在于其中该 緩慢程序化与该緩慢程序化确认皆使用大约IV的字组线电压。
全文摘要
一种快闪记忆群抹除方法，包括下列步骤(a)对一快闪记忆群的第一子集合施加抹除脉冲。(b)对上述第一子集合执行软性程序化确认或严格软性程序化确认。(c)重复步骤(a)与(b)直到第一预设条件为真。(d)对上述记忆群的第二子集合执行抹除确认。(e)重复步骤(a)至(d)直到第二预设条件为真。最后，(f)使用缓慢程序化以及施加抹除脉冲的方式，修复上述记忆群的第三子集合的位元线漏电流现象。
文档编号G11C16/06GK101114523SQ20061010393
公开日2008年1月30日 申请日期2006年7月28日 优先权日2006年7月28日
发明者林扬杰 申请人:晶豪科技股份有限公司