专利名称：相位变化随机访问存储装置的制作方法
技术领域：
本发明一般地涉及相位变化随机访问存储装置。
背景技术：
相位变化随机访问存储器(PRAMs)是使用相位变化材料，例如Ge-Sb-Te(GST)，存储数据的非易失性存储装置。根据其结晶或非结晶相位展示不同电阻值的相位变化材料，通过设置该材料相位的热处理而被编程。
PRAM的相位变化材料在它的结晶状态展示相对低的电阻，而在它的非结晶状态展示相对高的电阻。在传统术语中，低电阻结晶状态被称为‘设置’状态并被指定逻辑“0”，而高电阻非结晶状态被称为‘重置’状态并被指定逻辑“1”。
在相位变化材料的场合中，术语“结晶”与“非结晶”是相对的术语。也就是说，当相位变化存储单元被称为处于其结晶状态时，本领域技术人员将明白该单元的相位变化材料较其非结晶状态具有顺序更好的结晶结构。在其结晶状态的相位变化存储单元不需要是完全结晶，而在其非结晶状态的相位变化存储单元不需要是完全非结晶。
通常，PRAM的相位变化材料被该材料的在相对短的时间周期内超过其熔点温度的焦耳热重置为非结晶状态。另一方面，通过在较长的时间周期内低于其熔点温度加热该材料，该相位变化材料被设置为结晶状态。在每种情况下，该材料被允许在热处理后冷却到其原来的温度。然而，通常当相位变化材料被重置为其非结晶状态时冷却发生得更加迅速。
在读操作中，一给定读电流被提供给选择的存储单元，并且根据该单元的电压使用读出放大器识别该存储单元的“1”或“0”电阻状态。
为了增加相位变化存储装置的容量和集成度，该相位变化存储装置可以被实现为具有一全局位线和多个局部位线的层次位线结构。在这种情况下，连接到远离写电路和/或读电路的局部位线的相位变化存储单元和连接到邻近写电路和/或读电路的局部位线的相位变化存储单元之间的物理长度是不同的。因此，注意，寄生电阻出现在全局位线上，从写电路和/或读电路延伸到所选择的存储单元的路径的电阻根据所选择的相位变化存储单元的位置而变化。
因此，由于该电阻变化，连接到远离写和/或读电路的局部位线的相位变化存储单元具有比连接到邻近写和/或读电路的局部位线的相位变化存储单元更少量的写或读电流。在读和/或写电流上的这些变化可以导致读和/或写失败。
发明内容
根据本发明的一个方面，提供了一种相位变化随机访问存储装置，包括连接到写电路和读电路的全局位线；多条局部位线，每条局部位线连接到多个相位变化存储单元；以及多个列选择晶体管，选择性地将该全局位线连接到多条局部位线中的每一条，每个列选择晶体管具有根据到写电路和读电路的距离而变化的电阻。
根据本发明的另一方面，提供了一种相位变化随机访问存储装置，包括多个存储块，每个存储块具有多个相位变化存储单元；连接到写电路和读电路的全局位线，并在一个方向上延伸使得该全局位线被多个存储块共享；多条局部位线，其中每条都在一个方向上延伸并连接到多个相位变化存储单元；以及多个列选择晶体管，选择性地将该全局位线连接到多条局部位线中的每一条以及存储块，对应于存储块的每个列选择晶体管具有根据写电路和读电路之间的距离而变化的电阻。
根据本发明的又一方面，提供了一种相位变化随机访问存储装置，包括集群成至少两组的多个存储块，每个存储块具有多个相位变化存储单元；连接到写电路和读电路的全局位线，并在一个方向上延伸使得该全局位线被多个存储块共享；多条局部位线，其中每条都在一个方向上延伸并连接到多个相位变化存储单元；以及多个列选择晶体管，选择性地将该全局位线连接到多条局部位线中的每一条以及存储组，对应于存储组的每个列选择晶体管具有根据写电路和读电路之间的距离而变化的电阻。
根据下面参考附图对优选实施例的描述，本发明的上述和其它特征以及优点将变得更加明显，其中图1和2是根据本发明第一实施例的相位变化随机访问存储装置的框图和电路图；图3是解释根据本发明实施例的相位变化随机访问存储装置的写操作的电路图；
图4是解释引起相位变化存储单元的相位变化材料相位转变的条件的图；图5是解释根据本发明实施例的相位变化随机访问存储装置的读操作的电路图；图6是说明相位变化存储单元的设置电阻和重置电阻分布的图；图7根据本发明第二实施例的相位变化随机访问存储装置的框图；图8是根据本发明第三实施例的相位变化随机访问存储装置的列选择晶体管和放电晶体管的截面图；图9是根据本发明第四实施例的相位变化随机访问存储装置中相位变化存储单元的电路图；以及图10是包括根据本发明实施例的相位变化随机访问存储装置的便携式媒体系统的示意性框图。
具体实施例方式
通过参考下面对优选实施例和附图的详细描述，本发明和实现该发明的方法的优点和特征将更加易于理解。然而，本发明可以以多种不同的形式实施且不应当被解释为限制于这里提出的实施例。相反，提供这些实施例是为了使本公开内容是彻底和全面的并向本领域技术人员充分转达本发明的概念。在整个说明书中相同的参考标记表示相同的元件。
在下面的描述中，术语“和/或”包括每个和至少一个参考项的组合。
现在参考显示本发明优选实施例的附图，本发明将被更充分地描述。
图1和2是根据本发明第一实施例的相位变化随机访问存储装置的框图和电路图。在本发明的优选实施例中，具有4个存储体的相位变化随机访问存储装置借助于例子被描述，但本发明并不局限于此。
参见图1，相位变化随机访问存储装置1包括第一到第四存储体100_1到100_4、行译码器10_1和10_2、列译码器20_1和20_2以及输入/输出(I/O)电路30_1到30_4。
第一到第四存储体100_1到100_4中的每一个包括以矩阵形式排列的多个相位变化存储单元以及多个存储块BLKi(i为0到7)。虽然在上面描述中存储体100_1到1004中的每一个都包括8个存储块BLKi，但它可以包含不同数量的存储块。
行译码器10_1和10_2分别相应于两个存储体100_1和100_2以及100_3和100_4排列，以在第一到第四存储体100_1到100_4中指定行地址。例如，行译码器10_1可以在第一和第二存储体100_1和100_2中选择行地址。
列译码器20_1和20_2分别相应于两个存储体100_1和100_3以及100_2和100_4排列，以在第一到第四存储体100_1到100_4中指定列地址。例如，列译码器20_1可以在第一和第三存储体100_1和100_3中选择列地址。
I/O电路30_1到30_4相应于每个存储体100_1到100_4排列，和将数据写入合适的存储体30_1到30_4/或从合适的存储体30_1到30_4读出数据。虽然没有显示在图1中，但I/O电路30_1到30_4中的每一个可以包括写电路和/或读电路。I/O电路30_1到30_4的配置将在后面参考图3和5详细描述。
参考图2，存储体100_2包括多个存储块BLKi(i为0到7)、多条全局位线GBLj(j为0到n)以及多条局部位线BL0到BL3、列选择晶体管YSELk(k为0到7)以及放电晶体管DCHk(k为0到7)。
多个存储块BLKi包括多个布置在多条字线WL0、WL1、WLm和WLp以及多条位线相交位置的相位变化存储单元101到116。特别地，位线被排列以形成包括多条全局位线GBLj和多条局部位线BL0到BL3的层次结构。更详细地，多条全局位线GBLj被连接到I/O电路30_2且在一个方向上延伸以被多个存储块BLKi共享。多条局部位线BL0到BL3连接到多个相位变化存储单元101到116的同时，通过列选择晶体管YSELk选择性地连接到全局位线GBLj中的每一条。
例如，当8M存储体100_2包括8个1M存储块BLKi时，8K字线正交于一个方向延伸而256条全局位线GBLj沿该方向延伸使得它们被多个存储块BLKi共享。4条局部位线BL0到BL3连接到每个存储块BLKi的256条全局位线GBLj中的每一条。1K相位变化存储单元被连接到4条局部位线BL0到BL3中的每一条。
多个存储单元101到116分别包括可变电阻器101a到116a以及控制流过可变电阻器101a到116a的电流的控制元件101b到116b，该可变电阻器101a到116a包括具有根据其状态(非结晶或结晶)而不同的第一和第二电阻的相位变化材料。可变电阻器101a到116a中的每一个连接在局部位线BL0到BL3和相应控制元件101b到116b其中之一之间。控制元件101b到116b中的每一个为一个二极管，具有连接到相应可变电阻器101a到116a其中之一的阳极以及连接到字线WL0、WL1、WLm和WLp其中之一的阴极。与图2不同的是，可变电阻器101a到116a和控制元件101b到116b的位置可以根据应用的类型而改变。相位变化材料可以是二元(二要素)复合物，比如GaSb、InSb、InSe、Sb2Te3或GeTe；三元(三要素)复合物，比如GeSbTe、GaSeTe、InSbTe、SnSb2Te4或InSbGe；或者四元(四要素)复合物，比如AgInSbTe、(GeSn)SbTe、GeSb(SeTe)或Te81Ge15Sb2S2。最常用的相位变化材料是GeSbTe。
列选择晶体管YSELk(k为0到7)响应于列选择信号YSi(i为0到7)选择性地将每一条全局位线GBLj连接到局部位线BL0到BL3。该列选择信号YSi由相应的列地址和块信息的译码信号开启。
特别地，每个列选择晶体管YSELk(k为0到7)的电阻根据它到I/O电路30_2的距离而变化。远离I/O电路30_2的列选择晶体管YSELk(k＝4～7)的电阻小于靠近I/O电路30_2的列选择晶体管YSELk(k＝0～3)的电阻。例如，对应于第一存储块BLK0的多个列选择晶体管YSELk(k＝0～3)的电阻大于对应于第八存储块BLK7的多个列选择晶体管YSELk(k＝4～7)的电阻。通过用这种方法调整电阻值，流过远离I/O电路302的列选择晶体管YSELk(k＝4～7)的写电流和读电流的值可以被调整为实质上等于流过靠近I/O电路302的列选择晶体管YSELk(k＝0～3)的写电流和读电流的值。这将在后面参考图3到6详细描述。
可以使用各种方法来减小远离I/O电路302的列选择晶体管YSELk(k＝4～7)的电阻。例如，远离I/O电路302的列选择晶体管YSELk(k＝4～7)可以被制造得大于靠近I/O电路302的列选择晶体管YSELk。这是通过增加列选择晶体管YSELk(k＝4～7)的通道区域的W/L比(宽度(W)比长度(L))实现的，其可能是增加通道区域的宽度或减少其长度。然而，因为由照相处理形成的通道区域通常具有最小长度，所以增加W/L主要是通过增加该通道区域的宽度来实现的。另一种减小列选择晶体管YSELk(k＝0～7)的电阻的方法是通过增加注入到通道区域中的杂质浓度来减小阈值电压。例如，使注入远离I/O电路302的列选择晶体管YSELk(k＝4～7)的通道区域的杂质浓度高于注入靠近I/O电路302的列选择晶体管YSELk(k＝0～3)的通道区域的杂质浓度。
每个放电晶体管DCHi(i＝0～7)被布置在多条局部位线BL0到BL3中的每一条和地电压之间，并且在写或读操作之前和之后，每一个都响应于相应的互补列选择信号YSBi(i＝0～7)其中之一放出应用于合适的局部位线的电压。因此，该放电晶体管DCHi(i＝0～7)当列选择晶体管YSELk(k＝0～7)关闭时开启。
图3是解释根据本发明实施例的相位变化随机访问存储装置的写操作的电路图，图4是解释引起相位变化存储单元的相位变化材料的相位转变的条件的图。为了解释的方便，图3只显示了第一到第八存储块BLK0到BLK7的相位变化存储单元之中的第一和第八存储块BLK0和BLK7的相位变化存储单元101以及109。全局位线GBL0的寄生电阻被表示在全局位线GBL0上，并且列选择晶体管YSEL0和YSEL4以及可变电阻器109a和109b由预先确定的电阻表示。
参见图3和4，字线WL0或WLm由行驱动器151选择，并且局部位线BL0由列译码器(未示出)选择以选择相位变化存储单元101或109进行写入。特别地，当一二极管被用作控制元件101b或109b时，所选择的字线WL0或WLm被驱动为低，使得该二极管开启。
使用通过向包含相位变化材料的可变电阻器101a和109a提供写电流I_WRITE所产生的焦耳热，数据被写入相位存储单元101和109。更具体地，相位变化材料由流过该相位变化材料的电流被加热到其熔化温度Tm以上，然后快速冷却，这样它进入非结晶状态，即逻辑电平“1”(见图4中的曲线a)。然后该相位变化材料在预定时间周期内被加热到结晶温度Tx和熔化温度Tm之间的温度并冷却，这样该相位变化材料进入结晶状态，即逻辑电平“0”(见图4中的曲线b)。因此，重要的是在预定时间周期内提供写电流I_WRITE相当精确的值，以引起该相位变化材料的相位转变。例如，可以分别提供约1mA以及约0.6到0.7mA的写电流I_WRITE用于重置操作和设置操作。
写电流I_WRITE可以通过写电路310提供。在下面的描述中，写电路310更充分的描述例如在韩国专利申请No.2004/0246808中，该韩国专利公开的内容因此被结合于此作为参考，就如在这里被充分提出一样。
参见图3，写电路310包括脉冲选择电路312、电流控制电路314以及电流驱动电路316。该脉冲选择电路312向电流控制电路314选择性地发出用于将逻辑电平1或0写入所选择的相位变化存储单元101或109的重置脉冲P_RESET或设置脉冲P_SET。更具体地，该脉冲选择电路312传送根据数据DATA的逻辑电平输入的重置脉冲P_RESET或设置脉冲P_SET，然后向电流控制电路314传送其传输被延迟的数据DATA。这里，重置脉冲P_RESET或设置脉冲P_SET是电流脉冲且重置脉冲P_RESET具有比设置脉冲P_SET更短的使能间隔。
在该重置脉冲P_RESET或设置脉冲P_SET使能间隔期间，电流控制电路314控制供应给电流驱动电路316的电流值。更具体地，具有预定电压电平的偏置电压DC_BIAS被应用于电流控制电路314以确保电流控制电路314的稳定操作。当由脉冲选择电路312提供的数据DATA的逻辑电平处于第一电平时，具有第二电平的控制信号CTR在重置脉冲P_RESET的使能间隔期间被输出。另一方面，当数据DATA的逻辑电平处于第二电平时，具有第一电平的控制信号CTR在设置脉冲P_SET的使能间隔期间被输出。响应于重置脉冲P_RESET或设置脉冲P_SET使能间隔期间的控制信号CTR，电流驱动电路316通过输出节点N1向所选择的相位变化存储单元输出写电流I_WRITE。该电流驱动电路316也在重置脉冲P_RESET或设置脉冲P_SET的非使能间隔期间对该输出节点N1放电。
然而，即使写电路310通过该处理提供写电流I_WRITE的预定值，但随着所选择的相位变化存储单元101或109和写电路310之间距离的增加，错误的数据DATA可能会被存储，因为靠近写电路310的第一存储块BLK0内的相位变化存储单元101和远离写电路310的第八存储块BLK7内的相位变化存储单元109之间的物理长度有差别。
更具体地，因为寄生电阻出现在全局位线GBL0内，从写电路310延伸到所选择的存储单元101或109的路径的电阻根据所选择的相位变化存储单元101或109的位置而改变。也就是说，相位变化存储单元101和109具有对应于到写电路310的物理距离差别的电阻差。写电路310和第一存储块BLK0内相位变化存储单元101之间的路径的电阻是RL0+RS0+RC0，而写电路310和第八存储块BLK7内相位变化存储单元109之间的路径的电阻是(Σi=07RLi)+RS1+RC1.]]>RL0到RL7是全局位线GBL0的电阻，RS0和RS1是列选择晶体管YSEL0和YSEL4的电阻，RC0和RC1是可变电阻器101a和109a的相位变化材料的电阻。
因此，到达第一存储块BLK0内的相位变化存储单元101的写电流I_WRITE0的值与到达第八存储块BLK7内的相位变化存储单元109的写电流I_WRITE1的值是不同的。提供给远离写电路310的存储单元109的写电流I_WRITE1的电平比提供给靠近写电路310的存储单元101的写电流I_WRITE0的电平更低。
如上所述，通过使用向可变电阻器101a或109a提供写电流I_WRITE0或I_WRITE1所产生的焦耳热，数据被写入到相位变化存储单元101或109。焦耳热与写电流I_WRITE0或I_WRITE1的平方成正比。因此，当提供给远离写电路310的相位变化存储单元109的写电流I_WRITE1的电平低时，足够将数据写入到相位变化存储单元109的焦耳热不会被产生。而且，由于相位变化存储单元101或109的温度正比于焦耳热的量，远离写电路310的相位变化存储单元109的温度随着时间而变化，如图4中的曲线c和d所示。从图4可明显看出，相位变化材料不会被加热到引起相位转变所需要的温度，这可能使得远离写电路310的相位变化存储单元109出现故障。也就是说，对应于输入的数据DATA的逻辑电平可能不会被存储到相位变化存储单元109内。特别地，当相位变化存储单元109处于重置状态时，由于电阻RC1更高，写数据比其处于设置状态时更加困难。
因此，本发明使远离写电路310的列选择晶体管YSEL4的电阻RS1比靠近写电路310的列选择晶体管YSEL0的电阻RS0更低。如先前所述，可以通过增加列选择晶体管YSEL4的尺寸或增加注入通道区域的杂质浓度以调整阈值电压来实现减小电阻。
以这种方式，写电路310和不同存储块BLK0或BLK7内的任一相位变化存储单元101或109之间的路径的电阻可以实质上彼此相等，而无论相位变化存储单元101和109中的哪一个被选择。因此，由于相同的写电流I_WRITE值被应用到存储块BLK0和BLK7内的相位变化存储单元101和109，可能减少写操作期间失败的危险。
图5是解释根据本发明实施例的相位变化随机访问存储装置的读操作的电路图，图6是说明相位变化存储单元的设置电阻和重置电阻分布的图。
现在将参考图5和6描述从相位变化存储单元读数据的操作。
在读操作开始前，预充电晶体管352被开启以将感测节点N2预充电到供给电压电平。
然后，字线WL0或WLm被行驱动器15_1选择且局部位线BL0被列译码器(未示出)选择，以选择将被写入的相位变化存储单元101或109。当发出读命令使读操作开始时，该预充电晶体管352被关闭并停止向感测节点N2预充电。而且，读电流I_READ由读电流供给电路(未示出)提供给感测节点N2。
同时，预定电压电平的箝位控制信号CMP被应用到箝位晶体管354的栅极并将全局位线GBL0箝位在低于阈值电压Vth的预定电压电平。这是因为当超过阈值电压Vth的电压被应用时，可变电阻器101a或109a中的相位变化材料的相位转变发生。
因此，读电流I_READ由箝位电压电平提供给所选择的相位变化存储单元，并且根据相位变化材料的电阻产生射穿电流。
一旦产生了射穿电流，感测节点N2的电压电平也被改变。然后，读出放大器SA356将感测节点N2的电压电平与参考电压VREF的电压电平进行比较，并且读出相位变化存储单元101或109的逻辑电平。
即使读电路350使用上述处理执行读操作，随着读电路350和所选择的相位变化存储单元101或109之间距离的增加，在读取存储数据的操作期间可能发生故障，因为靠近读电路350的第一存储块BLK0内的相位变化存储单元101与远离读电路350的第八存储块BLK7内的相位变化存储单元109之间的物理长度是不同的。
如上所述，因为寄生电阻出现在全局位线GLB0上，从读电路350延伸到所选择的存储单元101或109的路径的电阻根据所选择的相位变化存储单元101或109的位置而改变。也就是说，相位变化存储单元101和109具有相应于到读电路350的物理距离差的电阻差。读电路350和第一存储块BLK0内的相位变化存储单元101之间的路径的电阻是RL0+RS0+RC0，而读电路350和第八存储块BLK7内的相位变化存储单元109之间的路径的电阻是(Σi=07RLi)+RS1+RC1.]]>RL0到RL7是全局位线GBL0的电阻，RS0和RS1是列选择晶体管YSEL0和YSEL4的电阻，RC0和RC1是可变电阻器101a和109a的相位变化材料的电阻。
在这种情况下，当第八存储块BLK7内的相位变化存储单元109处于设置状态时，它可能被误解为处于重置状态。也就是说，当相位变化存储单元109处于重置状态时，它可能不会受 所消耗电压很大的影响，因为电阻RC1有很高的值。然而，当相位变化存储单元109处于设置状态时，它可能容易受 的影响，因为电阻RC1具有低值。
进一步地，读出放大器SA356可能不会区别设置状态和重置状态，因为设置电阻和重置电阻之间的边缘ΔM1很小，读电路350和相位变化存储单元101和109两者之一之间路径的设置电阻和重置电阻的分布明显地如图6所示。
因此，本发明使远离读电路的列选择晶体管YSEL4的电阻RS1低于靠近读电路的列选择晶体管YSEL0的电阻RS0。如早先所述，减少电阻可以通过增加列选择晶体管YSEL4的尺寸或增加为调整阈值电压向通道区域注入的杂质的浓度来实现。通过用该方法调整电阻值，读电路310和不同存储块BLK0或BLK7内的相位变化存储单元101或109两者之一之间的路径的电阻可以变得实质上彼此相等，从而在读电路350和不同的存储块BLK0和BLK7内的相位变化存储单元101和109两者之一之间的路径的设置电阻和重置电阻之间提供足够的边缘，而减少读操作期间失败的危险。应当理解，对于该实施例，通常，位置逐渐更加远离读电路的列选择晶体管的电阻分别被设置得逐渐更低。
图7是根据本发明第二实施例的相位变化随机访问存储装置的框图。描述图2所示实施例的每个具有相同功能的部件分别用相同的附图标记标识，它们的重复描述被省略。
参见图7，根据本发明第二实施例的相位变化随机访问存储装置的特征是多个存储块BLKi(i＝0～7)被集群为两个或更多个存储器组GP0、GP1、GP2和GP3，并且对应于每个存储器组GP0、GP1、GP2和GP3的列选择晶体管的大小根据I/O电路302和每个存储器组GP0、GP1、GP2和GP3之间的距离而变化。也就是说，对应于远离I/O电路30_2的存储器组GP0、GP1、GP2或GP3的列选择晶体管的电阻小于对应于靠近I/O电路30_2的存储器组GP0、GP1、GP2或GP3的列选择晶体管的电阻。例如，对应于第四存储组GP3的多个列选择晶体管的电阻小于对应于第一存储器组GP0的多个列选择晶体管的电阻。
虽然在上面的描述中每两个存储导体BLKi被集群为一个存储器组GP0、GP1、GP2或GP3，但是一个存储器组可以包括三个或更多个存储块(例如，四个)。
图8是根据本发明第三实施例的相位变化随机访问存储装置的列选择晶体管和放电晶体管的截面图。
参见图8，列选择晶体管YSEL0被布置在与放电晶体管DCH0不同的层。布置在上层的晶体管可以是薄膜晶体管，而在下层的晶体管可以是大容量(bulk)晶体管。该薄膜晶体管可以形成在硅外延层220上。虽然两个晶体管DCH0和YSEL0的位置可以根据设计而改变，为了解释的方便，假定放电晶体管DCH0被布置在下层并且列选择晶体管YSEL0被布置在上层。虽然没有显示在图8中，放电晶体管DCH0的栅极201被连接到互补列选择信号YSB0，而列选择晶体管YSEL0的栅221被连接到列选择信号YS0。
放电晶体管DCH0的漏极202以及列选择晶体管YSEL0的源极222分别经由接触契形块212和232连接到沉淀垫(landing pad)242。该沉淀垫242经由通过契形块(via plug)252连接到局部位线262。虽然没有显示在图8中，局部位线262被连接到相位变化存储单元的相位变化材料。列选择晶体管YSEL0的漏极224经由接触契形块234连接到沉淀垫244。该沉淀垫244经由通过契形块(via plug)254连接到局部位线264。放电晶体管DCH0的源极206经由接触契形块216、外延层220的杂质区域226、接触契形块236连接到沉淀契形块246，并且该沉淀契形块246连接到地电压。
图9是根据本发明第四实施例的相位变化随机访问存储装置中相位变化存储单元301的电路图。描述图2所示实施例的每个具有相同功能的部件分别用相同的附图标记标识，它们的重复描述被省略。
参见图9，相位变化存储单元301使用布置在可变电阻器301a和地电压之间并且具有连接到字线WL的栅极的晶体管，作为控制流过可变电阻器301a的电流的控制元件301b。与二极管被用作控制元件301b不同，当相位变化存储单元301被选择时字线WL被驱动到高电平以开启晶体管。
图10是包括根据本发明实施例的相位变化随机访问存储装置的便携式媒体系统的示意性框图。在本发明的实施例中，作为便携式媒体系统的移动电话作为例子被描述，但是本发明并不局限于此。相反地，本发明也可以应用于双向通信系统、单向寻呼机、双向寻呼机、个人通信系统、便携式计算机、个人数据助理(PDA)、MPEG音频层-3(MP3)播放器、数码相机以及其它电子装置。
参见图10，便携式媒体系统400包括控制器410、存储单元420、I/O装置430以及收发器440。
该控制器410例如可以包括微处理器、数字信号处理器、微控制器等。
该存储器420存储传送给便携式媒体系统400或外部装置的消息。也就是说，存储器420存储数据或当该便携式媒体系统400被操作时由控制器执行的指令。存储器420由一个或多个不同种类的存储器构成。例如，存储器420可以是易失性存储装置或例如快闪存储装置和/或相位变化存储装置的非易失性存储装置。这里，根据本发明的优选实施例，可以使用的相位变化存储装置的例子包括PRAMs。
特别地，该便携式媒体系统400最具挑战性的任务是最小化所消耗的电流值。如本发明前面的实施例所述，电流和功率消耗可以通过降低远离写和/或读电路的相位变化存储单元中的列选择晶体管的电阻实现最小化，因此改进了写和/或读操作期间的可靠性。
该便携式媒体系统400可以通过连接到天线(未示出)的收发器440以无线方式传送或接收消息。这里，该便携式媒体系统400可以使用协议比如CDMA(码分多址访问)、GSM(全求移动通信系统)、NADC(北美20数字蜂窝系统)、TDMA(时分多址访问)、ETDMA(扩展TDMA)、第三代WCDMA(宽带CDMA)、CDMA-2000等传送或接收消息。
I/O装置430由用户处理产生消息。I/O装置430可以包括键区、监视器等。
本发明的相位变化随机访问存储装置至少提供下列优点之一。首先，本发明的相位变化随机访问存储装置可以防止写和/或读操作期间的故障。第二，相位变化随机访问存储装置提供重置状态可以被准确写入的相位变化存储单元，并且通过减少设置电阻的分布增加了相位变化存储单元的电阻边缘，改善了相位变化存储单元的可靠性。第三，相位变化随机访问存储装置可以降低写电流和/或读电流的水平，从而减小电流消耗。
虽然本发明已经参考其示意性实施例被特别地显示和描述，但本领域技术人员可以理解，只要不脱离由下列权利要求确定的本发明的精神和范围，在这里可以进行各种形式上和细节上的改变。因此，可以理解，上面描述的实施例仅是为了示例而提供的，不应当被解释为在本发明范围上设置任何限制。
权利要求
1.一种相位变化随机访问存储装置包括连接到写电路和读电路的全局位线；多条局部位线，每条被连接到多个相位变化存储单元；以及多个列选择晶体管，选择性地将该全局位线连接到多条局部位线中的每一条，每个列选择晶体管具有取决于与该写电路和该读电路的距离的电阻。
2.如权利要求1的相位变化随机访问存储装置，其中远离该写电路和该读电路的列选择晶体管的电阻小于靠近该写电路和该读电路的列选择晶体管的电阻。
3.如权利要求2的相位变化随机访问存储装置，其中远离该写电路和该读电路的列选择晶体管大于靠近该写电路和该读电路的列选择晶体管。
4.如权利要求2的相位变化随机访问存储装置，其中掺入远离该写电路和该读电路的列选择晶体管的通道区域的杂质浓度高于掺入靠近该写电路和该读电路的列选择晶体管的通道区域的杂质浓度。
5.如权利要求1的相位变化随机访问存储装置，进一步包括放电局部位线的电压的放电晶体管。
6.如权利要求5的相位变化随机访问存储装置，其中该列选择晶体管被布置在与该放电晶体管不同的层中。
7.如权利要求1的相位变化随机访问存储装置，其中该相位变化存储单元包括可变电阻器和控制流过该可变电阻器的电流的控制元件，该可变电阻器包含具有第一和第二电阻的相位变化材料。
8.如权利要求7的相位变化随机访问存储装置，其中该相位变化材料包括锗(Ge)、锑(Sb)以及碲(Te)。
9.如权利要求7的相位变化随机访问存储装置，其中该控制元件是串联到该可变电阻器的二极管。
10.一种相位变化随机访问存储装置包括多个存储块，每个具有多个相位变化存储单元；连接到写电路和读电路的全局位线，并在一个方向上延伸以被多个存储块共享；多条局部位线，每条都在一个方向上延伸并连接到多个相位变化存储单元；以及多个列选择晶体管，选择性地将该全局位线连接到多条局部位线，每个对应于存储块的列选择晶体管具有取决于该写电路和该读电路与对应的存储块之间距离的电阻。
11.如权利要求10的相位变化随机访问存储装置，其中远离该写电路和该读电路的列选择晶体管的电阻小于靠近该写电路和该读电路的列选择晶体管的电阻。
12.如权利要求11的相位变化随机访问存储装置，其中远离该写电路和该读电路的列选择晶体管大于靠近该写电路和该读电路的列选择晶体管。
13.如权利要求11的相位变化随机访问存储装置，其中掺入远离该写和/或读电路的列选择晶体管的通道区域的杂质浓度高于掺入靠近该写电路和该读电路的列选择晶体管的通道区域的杂质浓度。
14.如权利要求10的相位变化随机访问存储装置，进一步包括放电局部位线的电压的放电晶体管。
15.如权利要求14的相位变化随机访问存储装置，其中该列选择晶体管被布置在与该放电晶体管不同的层中。
16.一种相位变化随机访问存储装置包括集群成至少两组的多个存储块，每个存储块具有多个相位变化存储单元；连接到写电路和读电路的全局位线，并在一个方向上延伸以被多个存储块共享；多条局部位线，每条都在一个方向上延伸并连接到多个相位变化存储单元；以及多个列选择晶体管，选择性地将该全局位线连接到多条局部位线，每个对应于存储器组的列选择晶体管具有取决于该写电路和该读电路与该存储器组之间距离的电阻。
17.如权利要求16的相位变化随机访问存储装置，其中远离该写电路和该读电路的列选择晶体管的电阻小于靠近该写电路和该读电路的列选择晶体管的电阻。
18.如权利要求17的相位变化随机访问存储装置，其中远离该写电路和该读电路的列选择晶体管大于靠近该写电路和该读电路的列选择晶体管。
19.如权利要求17的相位变化随机访问存储装置，其中掺入远离该写电路和该读电路的列选择晶体管的通道区域的杂质浓度高于掺入靠近该写电路和该读电路的列选择晶体管的通道区域的杂质浓度。
20.如权利要求16的相位变化随机访问存储装置，进一步包括放电局部位线的电压的放电晶体管。
21.如权利要求20的相位变化随机访问存储装置，其中该列选择晶体管被布置在与该放电晶体管不同的层中。
全文摘要
一种相位变化随机访问存储装置，包括连接到写电路和读电路的全局位线；多条局部位线，其中每条被连接到多个相位变化存储单元；以及多个列选择晶体管，选择性地将该全局位线连接到多条局部位线中的每一条。每个列选择晶体管具有取决于与该写电路和该读电路距离的电阻。
文档编号G11C11/56GK1921013SQ20061013228
公开日2007年2月28日 申请日期2006年8月10日 优先权日2005年8月10日
发明者赵佑荣, 徐钟洙, 金翼喆, 文荣国 申请人:三星电子株式会社