专利名称：移位寄存器以及使用其的驱动电路与显示装置的制作方法
技术领域：
本发明是关于一种移位寄存器，且特别是关于一种减少时钟脉冲控制信号数 量的移位寄存器以及使用其的驱动电路与显示装置。
背景技术：
目前绝大部分液晶显示器(liquid crystal display, LCD)所使用的薄膜晶体 管(thin-film transistor, TFT)都是利用非晶硅(Amorphous silicon, a-Si : H) 所制成的，因此在大型液晶显示面板的设计上，外加驱动集成电路在液晶显示面板 的周围。利用薄膜晶体管的栅极电压控制源极与漏极之间的电流，将薄膜晶体管打 开或关闭，在适当的时机与驱动信号的来源连接或断绝，使得每一个显示像素可以 独立的运行，较不易受其他显示像素的影响。
在液晶显示器的驱动电路，例如是扫描驱动电路以及数据驱动电路，主要为 配合时钟脉冲信号控制，将扫描驱动信号以及数据驱动信号在一定时间宽度下依序 输出至下一级移位寄存器，以驱动面板各扫描线及各数据线。
图1A为现有的N型金属氧化物半导体所实施的移位寄存器的电路图。图IB 为上述图1A电路操作的时序图。请参照图1A及图1B，在L时间内当输入信号G『, 为逻辑高电位时，晶体管N1、 N7 N8导通，因此会将节点P2电位拉低至逻辑低电 位，即晶体管N5 N6、 N10不导通，同时，时钟脉冲信号CLK1由节点c,输入逻辑 高电位，因此晶体管N2导通，节点P1电位拉高使晶体管N9导通。接着在T2时间 内，时钟脉冲信号CLK2由节点C2输入逻辑高电位，使输出信号化转态为逻辑高电 位，传送至下一级装置。
在L时间内，输入信号。为逻辑低电位，晶体管N1、 N7 N8不导通，同时， 时钟脉冲信号CLK1由节点d输入逻辑低电位，因此晶体管N2不导通，而节点P1 电位也足以使N9导通，输出信号Gn因时钟脉冲信号CLK2由节点C2输入逻辑低电 位，而转态为逻辑低电位，传送至下一级装置。在L时间内，时钟脉冲信号CLK3
由节点c:,输入逻辑高电位，因此N3 N4导通，将节点P2电位拉高使N5 N6、 N10 导通，将节点P1电位与输出信号Gn拉低至逻辑低电位，完成移位寄存器的重置操 作。
上述之单一移位寄存器需3组时钟脉冲信号CLK1 CLK3在T, L时间内完成 操作，而利用多个移位寄存器所构成的电路则需至少4组时钟脉冲信号CLK1 CLK4 控制，图2A为现有的多级移位寄存器所构成的扫描驱动电路的电路方块图。图2B 为上述图2A电路操作的时序图。请参照图2A及图2B，第一级移位寄存器201接 收扫描驱动信号SP，利用时钟脉冲信号CLK1、 CLK2、 CLK3透过移位寄存器201的 输入节点Cl、 c2、 c:,，在T2时间输出信号G,(同上述图1A单一移位寄存器100电 路操作)。
第二级移位寄存器202接收上一级移位寄存器201的输出信号G,，利用时钟 脉冲信号CLK2、 CLK4、 CLK1透过移位寄存器202的时钟脉冲输入节点c,、 c2、 c3， 在T:,时间输出信号G2。第三级移位寄存器203接收上一级移位寄存器202之输出 信号G"利用时钟脉冲信号CLK4、 CLK3、 CLK2透过移位寄存器203的时钟脉冲输 入节点d、 c2、 c3，在T4时间内输出信号G3。第四级移位寄存器204接收上一级移 位寄存器203的输出信号G3，利用时钟脉冲信号CLK3、 CLK1、 CLK4透过移位寄存 器204的时钟脉冲输入节点c,、 c2、 c3，在Ts时间内输出信号G4。
在现有技术中，多级移位寄存器需要4组时钟脉冲控制信号才能输出一种信 号，无法产生其他互补式的输出信号以驱动其他像素电路，例如有机电激发光二极 管(organic light emitting diode, OLED)的液晶显示器的驱动电路，其需由驱动 电路提供额外控制信号以完成驱动有机电激发光二极管的操作。此外，由于移位寄 存器的运行是将前一级移位寄存器的输出信号传送至下一级移位寄存器，以作为其 输入信号，若移位寄存器的输出阻抗过大时，前一级移位寄存器的输出信号会因为 下一级移位寄存器的负载效应，使得此输出信号的电位错误，因而造成电路操作异 常。另外，上述情况还会造成各级移位寄存器输出信号重叠。若将此种会造成输出 信号重叠的移位寄存器应用在扫描驱动电路时，便有可能在同一时间内，开启两条 扫描线，因而造成画面显示异常。
此外，对于中小尺寸的液晶显示面板，例如是手机以及个人数字助理的显示 面板，其为将驱动电路设计在液晶显示面板的玻璃基板上，因此则需使用低温多晶
硅(low temperature polycrystalline silicon)型的薄膜晶体管。然而将驱动电
路设计在液晶显示面板的玻璃基板上，容易因晶体管元件的特性不佳所限制，例如 迁移率(mobility)较低、临限电压(threshold voltage)飘移、以及漏电流较大
等…，因此在设计液晶显示面板上的驱动电路时，必须特别考量上述问题而选择元 件。 一般而言，在低温多晶硅制程中，选择P型金属氧化物半导体场效应管为元件 特性可靠度较佳的一种。
发明内容
本发明提供一种移位寄存器，利用时钟脉冲信号控制输入信号延迟一预设时 间后输出信号至下一级装置，只需利用两组时钟脉冲信号即能控制移位寄存器输出 信号，减少时钟脉冲控制信号的数量，更进一步地减少硬件上布线的复杂性及面积。
本发明另提供一种驱动电路，包含多个移位寄存器，利用时钟脉冲信号控制 输入信号延迟一预设时间后输出信号以驱动各级装置，只需利用三组时钟脉冲信号 即能控制驱动电路运行，减少时钟脉冲控制信号的数量，更进一步减少硬件上布线 的复杂性及面积。
本发明再提供一种显示装置，包含至少一扫描驱动电路与一数据驱动电路， 这些驱动电路由多个移位寄存器所构成，配合驱动信号以及三组时钟脉冲信号控制 显示装置驱动各扫描线或各数据线，以达显示的目的。此外，针对不同显示装置的 驱动电路设计，提供合适的输出信号。
本发明提出一种移位寄存器，包括第一、第二整流元件、以及第一 第四晶 体管。第一整流元件的第一端耦接第一输入节点；第二整流元件的第一端耦接第二 输入节点；第一晶体管的第一源/漏极耦接共同电位，其栅极耦接第二整流元件的 第二端，其第二源/漏极耦接第一整流元件的第二端；第二晶体管的第一源/漏极耦 接共同电位，其栅极耦接第一整流元件的第二端，其第二源/漏极耦接第二整流元 件的第二端；第三晶体管的第一源/漏极耦接共同电位，其栅极耦接第二整流元件 的第二端，其第二源/漏极耦接第一输出节点；第四晶体管的第一源/漏极耦接第一 输出节点，其栅极耦接第一整流元件的第二端，其第二源/漏极耦接第三输入节点。
本发明提出一种驱动电路，包括多个移位寄存器，其中每一级移位寄存器包 括第一、第二整流元件、以及第一 第四晶体管，其各元件耦接关系同上述移位
寄存器。其中，第i + l个移位寄存器的第一输入节点耦接第i个移位寄存器的第一
输出节点，利用第一、第二、以及第三时钟脉冲信号控制驱动电路的输出，i为非
零自然数。
本发明提出一种显示装置，至少包括扫描驱动电路与数据驱动电路，这些驱
动电路包括多个移位寄存器，其中每一级移位寄存器包括第一、第二整流元件、 以及第一 第四晶体管，其各元件耦接关系同上述的移位寄存器。其中，第i + l 个移位寄存器的第一输入节点耦接第i个移位寄存器的第一输出节点，利用第一、 第二、以及第三时钟脉冲信号控制驱动电路的输出，i为非零自然数。
上述驱动电路或显示装置，在一实施例中i:3k+l时，第i个移位寄存器的第
二输入节点接收第一时钟脉冲信号，第i个移位寄存器的第三输入节点接收第二时 钟脉冲信号；i=3k+2时，第i个移位寄存器的第二输入节点接收第二时钟脉冲信 号，第i个移位寄存器的第三输入节点接收第三时钟脉冲信号；i=3k时，第二输 入节点接收第三时钟脉冲信号，第三输入节点接收第一时钟脉冲信号，其中k为自 然数。
上述移位寄存器、驱动电路或显示装置，在一实施例中还包括第五 第六晶 体管。第五晶体管的第一源/漏极耦接共同电位，其栅极耦接第二整流元件的第二 端，其第二源/漏极耦接第二输出节点；第六晶体管的第一源/漏极耦接第二输出节 点，其栅极耦接第一整流元件的第二端，其第二源/漏极耦接第三输入节点。
上述移位寄存器、驱动电路或显示装置，在一实施例中还包括反相器。反相 器的输入端耦接第二输出节点，其输出端耦接第三输出节点。
上述反相器，在一实施例中包括第七晶体管以及第三整流元件。第七晶体管 的第一源/漏极耦接共同电位，其栅极耦接第二输出节点，其第二源/漏极耦接第三
输出节点；第三整流元件的第一端耦接第二输入节点，其第二端耦接第三输出节点。 上述移位寄存器、驱动电路或显示装置，在一实施例中还包括反相器。反相
器的输入端耦接第一输出节点，其输出端耦接第三输出节点。
上述反相器，在一实施例中包括第七晶体管以及第三整流元件。第七晶体管
的第一源/漏极耦接共同电位，其栅极耦接第一输出节点，其第二源/漏极耦接第三
输出节点;第三整流元件的第一端耦接第二输入节点，其第二端耦接第三输出节点。 上述移位寄存器、驱动电路或显示装置，在一实施例中还包括第八晶体管以
及第四整流元件。第八晶体管的第一源/漏极耦接共同电位，其栅极耦接第一输入 节点，其第二源/漏极耦接第四输出节点；第四整流元件的第一端耦接第二输入节 点，其第二端耦接第四输出节点。
本发明的移位寄存器的电路设计上减少了时钟脉冲控制信号数量，更进一步 地减少硬件上布线的复杂性及面积。此移位寄存器还应用于一般驱动电路以驱动各 级装置，或者应用于显示装置的扫描驱动电路与数据驱动电路。另外，依据显示装 置的驱动像素电路设计不同而提供合适的输出信号。此外，本发明的移位寄存器内 的各元件，在制程技术上可依使用者的需求或元件特性的优劣而有所选择。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举本发明 的较佳实施例，并配合附图作详细说明如下。
图1A为现有的N型金属氧化物半导体所实施的移位寄存器电路图。
图1B为图1A电路操作的时序图。
图2A为现有的多级移位寄存器连接的电路方块图。
图2B为图2A电路操作的时序图。
图3为本发明实施例的显示装置的电路方块图。
图4为本发明图3实施例的扫描驱动电路的电路方块图。
图5A为本发明图4实施例的移位寄存器的电路图。
图5B为本发明图5A电路操作的时序图。
图6A为本发明实施例图4的移位寄存器401 403的一种实施电路的电路图。
图6B为本发明图6A电路操作的时序图。
图7为现有的一种0LED像素单元的电路方块图。
图8A为本发明实施例图4的移位寄存器401 403的另一种实施电路的电路图。
图8B为本发明图8A电路操作的时序图。
图9A为本发明实施例图4的移位寄存器401 403的另一种实施电路的电路图。
图9B为本发明图9A电路操作的时序图。
OA为本发明实施例图4的移位寄存器的另 0B为本发明图10A电路操作的时序图。 1A为本发明实施例图4的移位寄存器的另 IB为本发明图11A电路操作的时序图。 2A为本发明实施例图4的移位寄存器的另 2B为本发明图12A电路操作的时序图。 3A为本发明实施例图4的移位寄存器的另 3B为本发明图13A电路操作的时序图。 4A为本发明实施例图4的移位寄存器的另 4B为本发明图14A电路操作的时序图。 5A为本发明实施例图4的移位寄存器的另 5B为本发明图15A电路操作的时序图。 6为本发明图4电路操作的时序图。
一种实施电路的电路图. 一种实施电路的电路图, 一种实施电路的电路图, 一种实施电路的电路图, 一种实施电路的电路图, 一种实施电路的电路图,
具体实施例方式
图3为本发明实施例的显示装置的电路方块图。请参照图3，此显示装置包括 显示面板301、时钟脉冲控制器302、以及扫描驱动电路303与数据驱动电路304。 在此实施例的显示装置以液晶显示装置为例，且以扫描驱动电路303作为说明本发 明实施例的举例。
图4为本发明图3实施例的扫描驱动电路303的电路方块图。请参照图4，此 扫描驱动电路303中包括多个移位寄存器401 403(在此仅绘示3级作为代表)。 第一级移位寄存器401接收扫描驱动信号SP后，利用时钟脉冲信号CLK1 CLK3 的控制，使扫描驱动信号SP在一定时间宽度下依序至各级移位寄存器402、 403… 输出，以依序开启各扫描线，其较详细的电路及其操作容后详述。
图5A为本发明实施例图4的移位寄存器401 403的一种实施电路的电路图。 请参照图5A，移位寄存器500利用P型金属氧化物半导体场效应管实施，包括晶 体管MP1 MP4以及晶体管DP1 DP2。另外为了说明的方便，在此电路图中，标示 了一共同电位VDD与几个节点，分别是节点L、 a、 b、 O,、 Q、以及QB，其中，在 此实施例的共同电位VDD是以电源电位作为举例。图5B为上述图5A电路操作的时序图。请参照图5A与5B，在T,时间内，当 输入信号NEXTH为逻辑低电位时，晶体管DP1，由于其采用二极管连接，因此接收 NEX1V,的节点L相当于二极管的阴极，故节点Q的电位透过晶体管DPI拉低至逻辑 低电位，使晶体管MP2、 MP4导通。由于晶体管MP2导通，因此节点QB电位被拉高 至逻辑高电位，致使晶体管MP1、MP3不导通。接着在T2时间内，时钟脉冲信号CLK1 由节点b输入逻辑低电位，由于晶体管MP4导通，因此输出信号NEXTi转态为逻辑 低电位，且输出信号NEXTi由节点O,输出至下一级移位寄存器以及输出至面板以驱 动扫描线。
在T:,时间内，时钟脉冲信号CLK2由节点a输入逻辑低电位，晶体管DP2，由 于其采用二极管连接，因此接收CLK2的节点a相当于二极管的阴极，故节点QB 的电位透过晶体管DP2拉低至逻辑低电位，使MP1、 MP3导通。由于晶体管MP1导 通，因此节点Q电位被拉高至逻辑高电位，致使晶体管MP2、 MP4不导通。由于晶 体管MP3导通，因此输出信号NEXT,转态为逻辑高电位。在L时间内，时钟脉冲信 号CLK1、 CLK2分别由节点b、 a输入逻辑高电位，致使晶体管MP4、 DP2不导通。 由于节点Q与QB电位维持T3时间状态，因此输出信号NEXTi依然为逻辑高电位。
图6A为本发明实施例图4的移位寄存器401 403的一种实施电路的电路图。 请参照图5A与图6A，图6A与图5A不同之处在于图6A的电路还加入晶体管MP5 MP6。图6B为上述图6A电路操作的时序图。请参照图6A与图6B，由于晶体管MP5 电路操作与晶体管MP3电路操作相同，晶体管MP6电路操作与晶体管MP4电路操作 相同，故输出信号SCANi与输出信号NEXTi同相。此目的在于若移位寄存器的输出 信号NEXTi同时输出至下一级移位寄存器以及输出至面板以驱动扫描线，可能会导 致输出至下一级移位寄存器的信号受到负载效应(loading effect)的影响，而使扫
描驱动电路的操作异常。因此本实施例将输出信号分为两条路径， 一条路径为将输 出信号SCAN,输出至面板以驱动扫描线，以及另一路径为将输出信号NEXTi输出至 下一级移位寄存器。
上述实施例说明了一种可以应用在液晶显示器的扫描驱动电路，然而本发明 并不限定用在液晶显示器中。以下将举一实施例说明如何将本发明的精神，应用在 例如有机电激发光二极管(以下简称0LED)显示器。为了让本领域具有通常知识者 能够据以实施，在说明此实施例之前，先说明0LED的像素单元如何运行。
图7为现有的一种OLED像素单元的电路方块图。请参照图7，此像素单元710 包括数据交换组件701、驱动电路702、显示交换组件703以及OLED 704。信号DATA 为OLED显示器的数据驱动电路所提供之数据，此数据为一电压型态。数据交换组 件701将此信号DATA存储一段时间后，经驱动电路702将此数据转换为一电流型 态的数据，并输出信号至显示交换组件703。由于数据交换组件701存储电压需一 段时间，在此期间内无需驱动OLED704。因此像素单元710利用控制信号SX控制 显示交换组件703导通与否，决定驱动电路702的输出信号是否驱动OLED704。此 外，在更新画面(frame)时，像素单元710利用一具较大时间宽度的控制信号DIS 控制数据交换组件701所存储的电压重置。
由于上述的OLED的像素单元710需一控制信号用以控制显示交换组件703导 通与否，以及一控制信号用以重置数据交换组件701所存储的电压。因此，在以下 实施例便以上述的有机电激发二极管显示面板作为本发明图3实施例的显示面板 301，并且同样的以扫描驱动电路303作为以下实施例的举例，其中扫描驱动电路 303的架构同样如本发明图4实施例所示。
图8A为本发明实施例图4的移位寄存器401 403的一种实施电路的电路图。 请参照图5A与图8A，图8A与图5A不同之处在于图8A的电路还加入晶体管MP7 与DP3。图8B为上述图8A电路操作的时序图。请参照图8A与图8B，在L时间内， 输出信号NEXT,为逻辑低电位，晶体管MP7导通，因此输出信号NEXTXi被拉高至逻 辑高电位。在T:;时间内，输出信号NEXTi为逻辑高电位，晶体管MP7不导通，由于 时钟脉冲信号CLK2输入逻辑低电位，使晶体管DP3导通，因此输出信号NEXTXi被 拉低至逻辑低电位。在T4时间内，输出信号NEXTi为逻辑高电位，晶体管MP7不导 通，由于时钟脉冲信号CLK2输入逻辑高电位，使晶体管DP3不导通，因此输出信 号NEXTXi维持为逻辑低电位。如图8B所示，输出信号NEXTXi为一互补式信号，其 与输出信号NEXTi反相。本实施例目的在于将输出信号NEXTi输出至下一级移位寄 存器以及输出至面板以驱动像素单元710，另外利用输出信号NEXTXi控制显示交换 组件703导通与否。
图9A为本发明实施例图4的移位寄存器401 403的一种实施电路的电路图。 请参照图5A与图9A，图9A与图5A不同之处在于加入晶体管MP5 MP7与DP3。图 9B为上述图9A电路操作的时序图。请参照图9A与图9B，由于晶体管MP5电路操
作与晶体管MP3相同，晶体管MP6电路操作与晶体管MP4相同，故输出信号SCANi 与输出信号NEXT,同相。晶体管MP7与DP3电路操作同上述图8A与图8B的说明， 不同之处在于为输出一互补式信号SCANXi，其与输出信号SCANi反相。本实施例的 目的在于考虑负载效应的影响，将输出信号SCANi输出至面板驱动像素单元710， 以及将输出信号NEXT,输出至下一级移位寄存器，另外利用输出信号SCANX,控制显 示交换组件703导通与否。
本领域具有通常知识者应当知道，在图8A与图9A的实施例中，晶体管MP7 与晶体管DP3，事实上此两元件的功能等效于一反相器。故本领域具有通常知识者， 透过本发明实施例的教导，便可以把晶体管MP7与晶体管DP3用反相器取代之，因 此本发明不限于此。
图10A为本发明实施例图4的移位寄存器401 403的一种实施电路之电路图。 请参照图5A与图IOA，图IOA与图5A不同之处在于图10A的电路更加入晶体管MP8 与DP4。图IOB为上述图10A电路操作的时序图。请参考图IOA与图IOB，在T,时 间内，输入信号NEX1V'为逻辑低电位，晶体管MP8导通，输出信号VA,被拉高至逻 辑高电位。直至T:,时间内，时钟脉冲信号CLK2输入为逻辑低电位，使晶体管DP4 导通，输出信号VAi被拉低至逻辑低电位。如图10B所示，输出信号VAi为一具两 倍时间宽度的信号。本实施例的目的在于提供一具两倍时间宽度的控制信号VA,， 以重置数据交换组件701所存储的电压。
上述实施例说明中，晶体管DP1 DP4为使用P型金属氧化物半导体场效应 管的栅源/漏极耦接，为二极管连接方式的整流元件。故本领域具有通常知识者， 透过本发明实施例的教导，便可将晶体管DP1 DP4使用二极管或N型金属氧化物 半导体场效应晶体管之栅源/漏极耦接以取代之或是以普通PN接面二极管以取代 之，在此不予赘述。
值得一提的是，上述实施例的移位寄存器为以P型金属氧化物半导体场效晶 体管所实施之，然而根据使用者的需求或元件特性可选择其他元件替代之，例如 N型金属氧化物半导体场效晶体管，接下来将举出另一种实施例以便本领域具有通 常知识者能轻易施行本发明。
图11A为本发明实施例图4的移位寄存器401 403的一种实施电路的电路图。 请参照图5A与图11A,图11A与图5A不同之处在于移位寄存器1100为利用N型
金属氧化物半导体场效应管所实施，其包括晶体管MN1 應4以及晶体管DN1 DN2。 图11B为上述图11A电路操作的时序图。请参照图IIA、图IIB、图5A与图5B， 本领域具有通常知识者应当可以看出，由于构成图11A电路的晶体管为图5A电路 的N型晶体管实施例，因此在图11B中，输入信号、时钟脉冲信号、以及输出信号 分别与图5B中各相对应信号电位相反。另外，由于图11A的电路是使用N型晶体 管，因此其所使用的共同电位VSS是以接地电位作为实施例。
图12A为本发明图4实施例的移位寄存器401 403的一种实施电路的电路图。 请参照图11A与图12A,图12A的电路与图11A的电路，两者的不同处在于图12A 的电路还加入晶体管MN5 MN6。图12B为上述图12A电路操作的时序图。请参照 图12A、图12B、图6A与图6B，本领域具有通常知识者应当可以看出，由于构成 图12A电路的晶体管为图6A电路的N型晶体管实施例，因此在图12B中，输入信 号、时钟脉冲信号、以及输出信号分别与图6B中各相对应信号电位相反。本实施 例目的在于考虑负载效应的影响，将输出信号SCANi输出至面板以驱动扫描线，以 及将输出信号NEXTi输出至下一级移位寄存器。
图13A为本发明实施例图4的移位寄存器401 403的一种实施电路的电路图。 请参照图11A与图13A，图13A的电路与图11A的电路，两者不同之处在于图13A 的移位寄存器1100还加入晶体管MN7与DN3。图13B为上述图13A电路操作的时 序图。请参照图13A、图13B、图8A与图8B，本领域具有通常知识者应当可以看 出，由于构成图13A电路的晶体管为图8A电路的N型晶体管实施例，因此在图13B 中，输入信号、时钟脉冲信号、以及输出信号分别与图8B中各相对应信号电位相 反。本实施例目的在于针对不同显示装置的驱动电路设计，例如OLED的扫描驱 动电路，将输出信号NEXTi输出至OLED显示面板以驱动其像素单元，以及输出至 下一级移位寄存器，另外提供一互补式输出信号NEXT,，其与输出信号NEXTi反相。
图14A为本发明实施例图4的移位寄存器401 403的一种实施电路的电路图。 请参照图11A与图14A，图14A的电路与图11A的电路，两者不同之处在于图14A 的移位寄存器1100还加入晶体管MN5 丽7与DN3。图14B为上述图14A的电路操 作时序图。请参照图14A、图14B、图9A与图9B，本领域具有通常知识者应当可 以看出，由于构成图14A电路的晶体管为图9A电路的N型晶体管实施例，因此在 图14B中，输入信号、时钟脉冲信号、以及输出信号分别与图9B中各相对应信号
电位相反。本实施例目的在于针对不同显示装置的驱动电路设计，例如OLED显 示器的扫描驱动电路，且考虑负载效应的影响，将输出信号SC認i用以驱动OLED
显示面板的像素单元，以及将输出信号NEXTi输出至下一级移位寄存器，另外提供 一互补式信号SCANXi,其与输出信号SCANi反相。
本领域具有通常知识者应当知道，在图13A与图14A的实施例中，晶体管MN7 与晶体管DN3，事实上此两元件的功能等效于一反相器。故本领域具有通常知识者， 透过本发明实施例的教导，便可以把晶体管丽7与晶体管DN3用反相器取代之，因 此本发明不限于此。
图15A为本发明实施例图4的移位寄存器401 403的一种实施电路之电路图。 请参照图11A与图15A,图15A的电路与图11A的电路，两者不同之处在于图15A 的移位寄存器1100还加入晶体管MN8与DN4。图15B为上述图15A实施例电路操 作之时序图。请参照图15A、图15B、图IOA与图IOB，本领域具有通常知识者应 当可以看出，由于构成图15A电路的晶体管为图10A电路的N型晶体管实施例，因 此在图15B中，输入信号、时钟脉冲信号、以及输出信号分别与图10B中各相对应 信号电位相反。本实施例目的在于针对不同显示装置的驱动电路设计，例如OLED 显示器的扫描驱动电路，将输出信号NEXTi输出至OLED显示面板以驱动其像素单 元以及输出至下一级移位寄存器，另外提供两倍时间宽度的输出信号VAi。
上述实施例中，晶体管DN1 DN4为使用N型金属氧化物半导体场效应管的栅 源/漏极耦接，为二极管连接方式的整流元件。故本领域具有通常知识者，透过本 发明实施例的教导，便可将晶体管DN1 DN4使用二极管或P型金属氧化物半导体 场效应管的栅源/漏极耦接以取代之。
图16是上述图4电路操作的时序图。请参照图4与图16，在此移位寄存器 401 403分别使用本发明实施例图6A电路作为举例以说明本发明的精神。第一级 移位寄存器401接收扫描驱动信号SP，利用时钟脉冲信号CLK1、 CLK2透过移位寄 存器401的输入节点a、 b，在T2时间输出信号NEXL至移位寄存器402，以及输出 信号SCAN,至面板以驱动扫描线。第二级移位寄存器402接收上一级移位寄存器401 的输出信号NEXL，利用时钟脉冲信号CLK2、 CLK3透过移位寄存器402的输入节点 a、 b,在T:,时间输出信号NEXT2至移位寄存器403，以及输出信号SCAN2至面板以 驱动扫描线。第三级移位寄存器403接收上一级移位寄存器402的输出信号NEXT2，
利用时钟脉冲信号CLK3、 CLK1透过移位寄存器403的输入节点a、 b，在L时间输 出信号NEXT3，以及输出信号SCAN3至面板以驱动扫描线。
上述举例，虽然仅使用图6A的电路作为举例，然本发明不应局限于此范围， 任何本领域具有通常知识者，透过上述多个实施例的教导，应当知道，依照应用场 合的不同，图4的移位寄存器仍可例如使用图5A、 8A、 9A、 IOA、 IIA、 12A、 13A、 14A、 15A的电路来实施。
同理类推，本发明图3实施例的数据驱动电路304也可应用本发明实施例图 5A、 8A、 9A、 IOA、 IIA、 12A、 13A、 14A、 15A的移位寄存器来实施，其差别仅在 于应用场合上的不同。在数据驱动电路304中，移位寄存器的功能为通过时钟脉冲 信号控制，将像素数据传送至下一级移位寄存器，故本发明并不限定使用在扫描驱 动电路。
综上所述，本发明至少包括下列好处
1. 单一移位寄存器使用2组时钟脉冲信号控制输出信号输出，减少时钟脉冲 控制信号数量，减少硬件上布线的复杂性及面积。
2. 由多个移位寄存器所构成的驱动电路以及使用其的显示装置为使用3组时 钟脉冲信号控制输出信号输出，减少时钟脉冲控制信号数量，减少硬件上布线的复 杂性及面积。
在本发明的实施例中，又包括下列好处
1. 移位寄存器、多个移位寄存器所构成的驱动电路以及使用其的显示装置， 考虑电阻电容的负载效应，将输出信号分为两个路径， 一输出信号用以驱动装置/ 显示面板的扫描线，另一输出信号用以传送至下一级移位寄存器。
2. 移位寄存器、多个移位寄存器所构成的驱动电路以及使用其的显示装置，
提供一互补式信号或两倍时间宽度的信号。
3. 能依据使用者的需求与元件特性考量而选择适当的元件，例如使用全P 型金属氧化物半导体所实施的移位寄存器，应用于驱动电路，其设计在显示面板的 玻璃基板上。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何所属 技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许更动与 润饰，因此本发明的保护范围当以权利要求所界定的为准。
权利要求
1.一种移位寄存器，包括一第一整流元件，其第一端耦接一第一输入节点；一第二整流元件，其第一端耦接一第二输入节点；一第一晶体管，其第一源/漏极耦接一共同电位，其栅极耦接该第二整流元件的第二端，其第二源/漏极耦接该第一整流元件的第二端；一第二晶体管，其第一源/漏极耦接该共同电位，其栅极耦接该第一整流元件的第二端，其第二源/漏极耦接该第二整流元件的第二端；一第三晶体管，其第一源/漏极耦接该共同电位，其栅极耦接该第二整流元件的第二端，其第二源/漏极耦接一第一输出节点；以及一第四晶体管，其第一源/漏极耦接该第一输出节点，其栅极耦接该第一整流元件的第二端，其第二源/漏极耦接一第三输入节点。
2. 如权利要求1所述的移位寄存器，其特征在于，还包括 一第五晶体管，其第一源/漏极耦接该共同电位，其栅极耦接该第二整流元件的第二端，其第二源/漏极耦接一第二输出节点；以及一第六晶体管，其第一源/漏极耦接该第二输出节点，其栅极耦接该第一整流 元件的第二端，其第二源/漏极耦接该第三输入节点。
3. 如权利要求2所述的移位寄存器，其特征在于，还包括一反相器，其输入端耦接该第二输出节点，其输出端耦接一第三输出节点。
4. 如权利要求3所述的移位寄存器，其特征在于，该反相器包括 一第七晶体管，其第一源/漏极耦接该共同电位，其栅极耦接该第二输出节点，其第二源/漏极耦接该第三输出节点；以及一第三整流元件，其第一端耦接该第二输入节点，其第二端耦接该第三输出 节点。
5. 如权利要求1所述的移位寄存器，其特征在于，还包括-一反相器，其输入端耦接该第一输出节点，其输出端耦接一第三输出节点。
6. 如权利要求5所述的移位寄存器，其特征在于，该反相器包括 一第七晶体管，其第一源/漏极耦接该共同电位，其栅极耦接该第一输出节点，其第二源/漏极耦接该第三输出节点；以及一第三整流元件，其第一端耦接该第二输入节点，其第二端耦接该第三输出 节点。
7. 如权利要求1所述的移位寄存器，其特征在于，还包括 一第八晶体管，其第一源/漏极耦接该共同电位，其栅极耦接该第一输入节点，其第二源/漏极耦接一第四输出节点；以及一第四整流元件，其第一端耦接该第二输入节点，其第二端耦接该第四输出 节点。
8. 如权利要求1所述的移位寄存器，其特征在于，该共同电位为一电源电位，且该第一～第四晶体管为p型。
9. 如权利要求8所述的移位寄存器，其特征在于，该第一整流元件为一P型 晶体管，其栅极与第一源/漏极耦接该第一整流元件的第一端，其第二源/漏极耦接 该第一整流元件的第二端。
10. 如权利要求8所述的移位寄存器，其特征在于，该第二整流元件为一 P 型晶体管，其栅极与第一源/漏极耦接该第二整流元件的第一端，其第二源/漏极耦 接该第二整流元件的第二端。
11. 如权利要求1所述的移位寄存器，其特征在于，该共同电位为一接地电位， 且该第一 第四晶体管为N型。
12. 如权利要求ll所述的移位寄存器，其特征在于，该第一整流元件为一N 型晶体管，其栅极与第一源/漏极耦接该第一整流元件的第一端，其第二源/漏极耦 接该第一整流元件的第二端。
13. 如权利要求11所述的移位寄存器，其特征在于，该第二整流元件为一N 型晶体管，其栅极与第一源/漏极耦接该第二整流元件的第一端，其第二源/漏极耦 接该第二整流元件的第二端。
14. 一种驱动电路，包括多个移位寄存器，其中每一该些移位寄存器包括一第一整流元件，其第一端耦接一第一输入节点； 一第二整流元件，其第一端耦接一第二输入节点；一第一晶体管，其第一源/漏极耦接一共同电位，其栅极耦接该第二整流元件的第二端，其第二源/漏极耦接该第一整流元件的第二端；一第二晶体管，其第一源/漏极耦接该共同电位，其栅极耦接该第一整流 元件的第二端，其第二源/漏极耦接该第二整流元件的第二端；一第三晶体管，其第一源/漏极耦接该共同电位，其栅极耦接该第二整流 元件的第二端，其第二源/漏极耦接一第一输出节点；以及一第四晶体管，其第一源/漏极耦接该第一输出节点，其栅极耦接该第一 整流元件的第二端，其第二源/漏极耦接一第三输入节点；其中，该第i+l个移位寄存器的该第一输入节点耦接该第i个移位寄存器的该 第一输出节点，利用一第一、 一第二、以及一第三时钟脉冲信号控制该驱动电路的 输出，i为非零自然数。
15. 如权利要求14所述的驱动电路，其特征在于，i:3k+l时，该第i个移位 寄存器的该第二输入节点接收该第一时钟脉冲信号，该第i个移位寄存器的该第三 输入节点接收该第二时钟脉冲信号；i-3k+2时，该第i个移位寄存器的该第二输入 节点接收该第二时钟脉冲信号，该第i个移位寄存器的该第三输入节点接收该第三 时钟脉冲信号；i=3k时，该第二输入节点接收该第三时钟脉冲信号，该第三输入 节点接收该第一时钟脉冲信号，其中k为自然数。
16. —种显示装置，包括至少一扫描驱动电路与一数据驱动电路，该些驱动电路包括多个移位寄存器， 其中每一该些移位寄存器包括一第一整流元件，其第一端耦接一第一输入节点； 一第二整流元件，其第一端耦接一第二输入节点；一第一晶体管，其第一源/漏极耦接一共同电位，其栅极耦接该第二整流 元件的第二端，其第二源/漏极耦接该第一整流元件的第二端；一第二晶体管，其第一源/漏极耦接该共同电位，其栅极耦接该第一整流元件的第二端，其第二源/漏极耦接该第二整流元件的第二端；一第三晶体管，其第一源/漏极耦接该共同电位，其栅极耦接该第二整流 元件的第二端，其第二源/漏极耦接一第一输出节点；以及一第四晶体管，其第一源/漏极耦接该第一输出节点，其栅极耦接该第一 整流元件的第二端，其第二源/漏极耦接一第三输入节点；其中，该第i+l个移位寄存器的该第一输入节点耦接该第i个移位寄存器的该 第一输出节点，利用一第一、 一第二、以及一第三时钟脉冲信号控制该驱动电路的 输出，i为非零自然数。
17.如权利要求16所述的显示装置，其特征在于，i:3k+l时，该第i个移位 寄存器的该第二输入节点接收该第一时钟脉冲信号，该第i个移位寄存器的该第三 输入节点接收该第二时钟脉冲信号；1=31^+2时，该第i个移位寄存器的该第二输入 节点接收该第二时钟脉冲信号，该第i个移位寄存器的该第三输入节点接收该第三 时钟脉冲信号；i=3k时，该第二输入节点接收该第三时钟脉冲信号，该第三输入 节点接收该第一时钟脉冲信号，其中k为自然数。
全文摘要
本发明公开了一种移位寄存器以及使用其的驱动电路与显示装置，此移位寄存器包括第一、第二整流元件与第一、第二、第三及第四晶体管。第一、第二、第三晶体管的第一源/漏极分别接收一共同电位。第一与第三晶体管的栅极与第二晶体管的第二源/漏极分别耦接第二整流元件的第二端。第二、第四晶体管的栅极与第一晶体管的第二源/漏极分别耦接第一整流元件的第二端。第四晶体管的第一源/漏极耦接第三晶体管的第二源/漏极。第一整流元件的第一端接收输入信号。第二整流元件的第一端接收第一时钟脉冲信号。第四晶体管的第二源/漏极接收第二时钟脉冲信号。
文档编号G11C19/00GK101202114SQ20061016851
公开日2008年6月18日 申请日期2006年12月13日 优先权日2006年12月13日
发明者林展瑞, 许峻源, 郭哲成, 魏湘云, 黄俊尧 申请人:中华映管股份有限公司