专利名称：磁阻隧道结磁性器件及其在磁性随机存取存储器中的应用的制作方法
技术领域：
本发明涉及磁阻隧道结磁性器件，并涉及到其在磁性随机存取存
储器(MRAM)中的应用。
背景技术：
随机存取或读/写磁性存储器包含了现存的多种半导体存储器的优
点，即
动态随机存取存储器(DRAM)，其数据密度相对较高，反应较快， 但是易失性的，即，断电时无法保存数据；
静态随机存取存储器(SRAM)，其反应较快，但占用空间太大且 也是易失性的；及
闪存，是非易失性的，数据密度较高，但写入速度缓慢。
磁性随机存取存储器(MRAM)首次尝试用于构成适于如在计算 机中使用的通用存储器，由于可利用其非易失性的优点，使得能够在 关闭计算机时避免了将软件和数据存入硬盘的过程。
然而，为了满足对信息存储、速度、密度、及每比特成本方面日 益增高的要求，仍有必要在磁性随机存取存储器的设置上有所进步。
图1是单个磁性随机存取存储器单元的示意图。这样的每单个单 元包括由两个磁性层3a和3c及隔开3a和3c的中间层3b组成的磁阻 隧道结2。磁性层包括存储层3a和基准层3c。中间层3b通常是构成 隧道势垒的一层氧化物。
信息以存储层3a中磁化方向的形式被存储，当基准层3c和存储 层3a的磁化方向平行时，存储单元具有较低的电阻，当二者的磁化方 向反平行时，存储单元具有较高的电阻。
磁性随机存取存储器通常通过阵列配置的形式实现，其中，每单 个单元2位于至少两条传导线的交点上，传导线包括被称为"位"线 的传导线6和被称为"字"线的传导线8。能够使用一条位线6和一条 字线8寻址单个存储单元以便读取它的信息(见图l)。图1所示的配置提供了很多优点。然而，必须保证电流不会从通 过与选定的字线和位线交点处选定单元相邻的单元的多个可选路径流 过。
为了解决这个问题，很多建议提出在每个存储单元2中插入串联
的二极管l (见图2和图3)。
图2描述了读取此种类型的单元2a的例子。箭头方向表示位线6 和字线8的电流传输方向，从而寻址到将要读取的单元2a。
图3描述了在此种类型的单元2b中写入"1"，及在同类型的单元 2c中写入"0"的例子。在图3所示的例子中，两个单元2a和2b位于 同一字线8上，并与2条不同的位线6对应。在图3中，箭头表示了 位线和字线中的电流方向。可以看出，位线6中的用于在单元2b中写 入"1"和在单元2c中写入"0"的电流方向是不同的。
图4和图5描述了解决上述提到的电流流过多个可选路径的问题 的另一现有技术的实施例。
在图4和图5描述的现有技术的实施例中，晶体管4与每个存储 单元2串联。专利文献WO03/04317A2中通过示例描述了此种类型的 一个实施例。
结2由此被固定在开关晶体管4与形成顶部传导线或者位线的电 流馈电线6之间。图中由箭头表示并沿箭头方向传输的电流Il产生了 如箭头表示的第一磁场7。形成底部线或字线的传导线8与电流馈电线 6垂直，通过使电流I2流过其中用于产生第二磁场9。电流I2和电磁 场9如图中箭头所示。
在"写入"模式中(见图4)，晶体管4被设为阻断模式，无电流 通过晶体管。产生电流脉冲，以在电流馈电线6和传导线8中流过。 结2由此被施加了两个相互垂直的磁场。其中一个磁场沿着自由层3a 的难磁化轴，用于减小其反向磁场，另一个磁场沿着自由层3a的易磁 化轴，用于使其磁化反向，由此写入存储点中。
理论上，由于采用单个磁场时每个磁场不足以使得磁化转向，因 此只有位于两条线6和线8交点上的存储点容易反向。
在"读取"模式中(见图5)，通过向晶体管的栅极发送具有合适 幅度的正电流脉冲，将晶体管4置于饱和状态(例如，通过晶体管的电流达到最大值)。由于晶体管被至于饱和状态，因此如图中箭头所示 的传入到线6中的电流13全部流经存储点。
电流13用来测量此存储点处的结的电阻。通过与基准存储点比较， 可以确定存储点的状态(0或1):并进而知晓存储层3a的磁化方向与 基准层3c的磁化方向是平行的还是反平行的。
以上描述的这些方案因为需要结合互补型金属氧物半导体晶体管 (CMOS)技术(用于制备二极管或晶体管)和磁性技术(用于单个存 储单元)，因此表现出一定的技术复杂度的缺陷。
而且，这些结构不容易集成多个层次的磁性随机存取存储器来构 成三维存储结构。
由于所需面积的原因，每个磁性存储单元旁边都包含晶体管(晶 体管自身需要三个电连接)构成了限制因素，因此妨碍了实现高密度。
还提出了另一个解决方案，依靠插入被称为金属-绝缘体-金属-绝 缘体-金属或MIMIM的双隧道结与磁性隧道结串联，以期望在磁性元 件自身集成二极管功能，而不是通过互补型金属氧物半导体晶体管技 术来实现二极管功能。
在Tiusan等人发表在Appl. Phys. Lett.(应用物理学报)79， 4231 (2001)上的文章中创见性的描述了这样的结构，已经证明，在各种 配置中这些双隧道结能够表现出关于施加的电压信号显著非对称的电 响应，该响应与二极管的响应相当。因此将双隧道结元件及以类似方 式工作元件称为隧道二极管。
与上述进一步描述的两种解决方法不同，该解决方案具有不涉及 半导体、金属、和氧化物的优点，因此使得其实施相对容易。通过避 免插入具有三个电结的部件，比如晶体管，本方案能够通过减少每单 个存储单元占用的空间而实现高密度集成。在专利文献 US2005/0083760A1中描述了本方案的一些配置。
前述方案的不同之处在于由制备由两种不同材料构成的隧道势 垒，即，也能够表现出期望的非对称性(二极管功能)的金属-绝缘体 1-绝缘体2-金属结构。
然而，集成隧道结的堆叠仍然很复杂(具有串联的两个或三个隧 道结)。而且，由于该组结对于施加电压的非线性响应，因此介于MIMIM 二极管和磁性隧道结之间的中间层的电压容易漂移，难以控制。
最后，多个串联连接的隧道结的电阻率必须要高，由以限制了可
用的电流，从而很难实施特定的技术方案，例如
热辅助写入，其中有利地由注入通过隧道结的电流加热被寻址的 隧道结的自由磁性层，从而减小其矫顽磁场(可以使磁化反向的磁场)。
专利文献US2005/0002228A1中描述了此方案及其优势；和
通过注入极化电流实现的写入，其中自旋极化电流从可以是基准 层的铁电电极向存储层注入，以促进或促使其磁化反向。专利文献 US2005/0002228 Al中描述了该方案及其优势。
发明内容
本发明的一个目的是解决上述特定的缺点，特别是避免将晶体管， 二极管或隧道二极管与磁性存储单元集成过程中的缺点。
本发明的另一个目的是提供一种磁性器件的结构，该结构在减小 存储单元尺寸和能够以二维或三维结构实现例如存储单元方面更有潜 力。
这些目的通过包含磁阻隧道结的磁性器件得以实现，其中磁阻隧
道结包含
基准磁性层，其具有固定的磁化方向； 存储磁性层，其具有可变的磁化方向；
作为隧道势垒的中间层，实质是半导体或电绝缘的，用于将基准 磁性层与存储磁性层分隔开；
该器件的特征在于，中间层的电势分布图在所述层的厚度范围内 是非对称的，以便产生作为施加电压函数的非对称的电流响应。
应该观察到，本发明的器件由定义平面的相互平行的层组成。因 此术语"中间层的厚度"是指与这些面垂直的直线距离。
在第一可能实施例中，作为隧道势垒的中间层在其厚度内，在与 存储磁性层相距第一距离，与基准磁性层相距第二距离处，包含与构 成中间层其它部分的材料不同的金属或半导体的薄层，以便产生在隧 道势垒内局部的非对称的势阱。薄层可能只有一到两个原子层面的厚度，甚至只有构成一部分原 子层面的厚度。
第二距离可能具有与第一距离不同的值。
按照特定的性质，中间层的其它部分在薄层的任一侧包含不同的 绝缘或半导电材料。
作为例子，中间层可能包含铝。
在这种情况下，薄层可以有利地由选自铝、金、银、硅和锗的材 料组成。
中间层还可以包含氧化镁。
这种情况下，例如，薄层可由选自铬、钌、钽、金、银、硅和锗 的材料组成。
在另一可能的实施例中，所述作为隧道势垒的中间层在其厚度内， 在与存储磁性层相距第一距离，与基准磁性层相距第二距离处，包含 掺杂区，其中第二距离与第一距离具有不同的值，通过插入与构成中 间层的其它部分材料不同的材料掺杂该掺杂区，以便在隧道势垒内形 成局部的非对称的势阱。
在这种情况下的一个特别实施例中，第一和第二距离之一为零， 使得掺杂区和中间层与基准磁性层和存储磁性层之间的两个外界面中 的任一个接触。
作为例子，作为隧道势垒的中间层的厚度在2纳米到3纳米范围
内，掺杂区的厚度在0.5纳米到1纳米的范围内。
中间层可以有利地由氧化铝或氧化镁组成，掺杂区包含金属或半 导体的掺杂元素，所述掺杂元素包含由铝、金、银、铬、钌、钽和硅 组成的材料中的至少一种。
在另一可能的实施例中，作为隧道势垒的中间层包含一个堆叠， 该堆叠包括至少一个第一绝缘或半导电材料的第一层，和至少一个与 第一材料不同的第二绝缘或半导电材料的第二层，其中第一层具有第 一厚度，第二层具有第二厚度。
在这种情况下的一个特别实施例，第二厚度可以与第一厚度具有 不同的值。
按照有利的特性，作为隧道势垒的中间层的厚度在1纳米到3纳米的范围内。
本发明还提供了一种包含由一组位线和字线可寻址的存储单元阵 列的存储器，所述存储器的特征在于，每个存储单元包含上面所述类 型的磁性器件，特征还在于每个磁性器件与一条位线和一条字线相连， 而不需要插入任何附加的转换单元。
本发明的存储器可能包含以二维结构分布的NXN个存储单元，
其中N为整数，每条位线用于N个存储单元，每条字线用于N个存储 单元。
在另一实施例中，该存储器具有三维结构，三维结构包含一组P 个叠加层，每个层具有NXN个存储单元，每个存储单元都与一条位 线和一条字线相连，其中P和N都是整数，用于除了外层存储单元之 外的存储单元的每条位线和每条字线与属于两个不同的相邻层的存储 单元相连。
在另一实施例中，存储器具有三维结构，三维结构包含NXN个 存储单元的P个叠加层的堆叠，每个层的存储单元以二维结构分布，P 和N表示整数，在一个二维结构层中每条位线和每条字线都用于N个 存储单元，在P个叠加层的堆叠中，绝缘分隔层周期性地插入在两个 连续的二维结构层之间。
参考附图和下文作为例子给出的特定实施例的描述，可以更好理
解本发明另外的特性和优势，其中
图1是现有技术中磁性随机存取存储器的单个存储单元的示意图； 图2和图3分别描述了现有技术中与二极管相连的磁性隧道结的
读和写的功能；
图4和图5分别描述了现有技术中与晶体管相连的磁性隧道结的 读和写的功能；
图6和图7是本发明的隧道结存储单元的第一实施例的两个变化 实施例的剖面图8和图9是描述通过图6或图7中隧道结的中间层内的电子观 察到的电势作为施加电压方向的函数的关系图；图10和图11是本发明的隧道结存储单元的第二实施例的两个变
化实施例的剖面图12是本发明的隧道结存储器的第三实施例的剖面图。
图13是本发明的隧道结存储单元的读取功能示意图14到16描述了在三个可能的变化实施例中，对于实施热辅助
写入过程的存储单元的特定情况，本发明的隧道结存储单元的写入功
能；
图17和图18是实施本发明的二维存储器的剖面图和透视图；和 图19和图20是实施本发明的三维存储器的两个实施例的剖面图。
具体实施例方式
本发明磁性器件包含磁阻隧道结100 (见图6、 8和10到12)，磁 阻隧道结实质上包含在固定方向磁化的基准磁性层120，和磁化方向可 变化的存储磁性层110，还具有作为隧道势垒的中间层130，中间层130 实质上是半导电或电缘体的，用来将基准磁性层120和存储磁性层110 分隔开。
依照本发明，作为隧道势垒的中间层130，其电势分布图在所述层 130厚度内是非对称的，以便产生相对于施加电压方向不对称的电流响 应。
这样，在选定的字线和位线的交点上被寻址的存储单元自身可以 通过流经其它存储单元的不希望电流的锐减而被选定。
电流对电压的非对称的响应可以通过不同的实施例实现，各个实 施例之间可以相互结合，其特征都在于获得在作为隧道势垒的中间层 130厚度内的非对称的电势分布图，其中中间层130自身可以由一系列 的层组成。
在第一可能的实施例中，通过在作为隧道势垒的中间层130中插 入很薄的层来获得在中间层130厚度内的非对称电势分布图，该很薄 的层由不同于中间层其它部分组成材料的金属或半导体材料组成，该 插入操作的插入方式满足在占据点的或准二维的隧道势垒内建立局部 的势阱。 .
例如，该很薄的层由所述其它材料的一到两层原子的平面构成(图6中的层133)，或由所述其它材料的原子平面的一部分，甚至一小部 分构成(图7中的层134)。
很薄的插入形成层133， 134优选的在中间层130的厚度内位于非 对称性的位置，即，在所述的中间层130内的位置满足该很薄的层133， 134与所述中间层130的两个外界面中的一面更接近。这样，举例来说， 图6和图7描述了位于该很薄的层133， 134和存储磁性层110之间的 中间层130中的部分131的厚度ei大于位于该很薄的层133， 134和基 准磁性层120之间的中间层130中的部分132的厚度e2。
图8禾n图9描述了电子穿过中间层130时观察到的能量与施加在 所述中间层130端部的电压方向之间的函数关系图。
当正向电压V加在存储层(电平52)和基准层(电平53)之间时， 通过电子观察到的电势50在中间层130中的插入层133， 134处表现 出势阱51，其中层133和134分别和中间层与存储层52和基准层53 接触的相距e,和A。
图8描述了隧道势垒的高度h。势阱51与插入层133， 134关联， 使得通过流经中间层130的电子观察到的势垒宽度可以被有效地减小。
作为对比，在负向电压V施加在存储层(电平63)和基准层(电 平62)的情况下，通过电子观察到的电势60仍然在位于中间层130 中的插入层133， 134处表现出势阱61，但该势阱61对电子的影响较 小，从而产生较小的电导率。
中间层130中的部分131， 132位于可由不同的绝缘或半导体材料 制成的很薄的层133， 134的任一侧。
在一个可能的实施例中，如图10和11所示，通过在所述的层130 中创建掺杂区来获得在作为隧道势垒的中间层130厚度中的非对称电 势分布图，该掺杂区与存储磁性层llO相距e,，与基准磁性层120相 距e2 (不同于e。。通过引入不同于构成中间层130其它部分的材料来 掺杂该区域，实施所述掺杂以便在掺杂区中建立在隧道势垒内局部的 且非对称的势阱。
因此通过插入不同于构成中间层其它部分131、 132的材料在很低 导电率的中间层130内插入掺杂区135，使得在掺杂区内产生电势的局 部放大(图10)。掺杂区135在中间层130的厚度内处于非对称的位置，即，掺杂 区不是位于中间层130的正中间，而是与中间层的两个外界面的一个 更接近。图10的例子中，掺杂区135与基准磁性层110的距离小于与 存储磁性层110的距离。
距离e,或e2的一个甚至可以为零，使得掺杂区与中间层130两个 外界面的一个接触。作为例子，图11示出了掺杂层136直接位于中间 层130与基准磁性层120相连的外界面上。
在第三实施例中，如图12所示，通过由至少一个第一层131和至 少一个第二层137的堆叠组成所述中间层130来获得在作为隧道势垒 的中间层130厚度内的非对称电势分布图，其中第一层131由第一绝 缘或半导体材料组成，具有厚度e,，第二层137由不同于第一材料的 第二绝缘或半导体材料组成，具有优选不同于厚度ei的厚度e2，因此 在中间层130的内部形成非对称的电势分布图。
本发明的磁性隧道结可以有利地通过例如阴极溅射或分子束外延 的沉积工艺来形成。
存储磁性层110和基准磁性层120可以通过本领域技术人员公知 的技术制得。例如，基准磁性层120可以由包含如IrMn的反铁磁层、 铁磁层的堆叠组成，其中当需要平面磁化时铁磁层可以选择如CoFe合 金，当需要垂直磁化时，铁磁层可以选择如FePt合金。在外加磁场情 况下，通过在高于反铁磁层阻挡(blocking)温度的高温下退火，能够 在铁磁层和反铁磁层中引起磁场的转化。对于平面磁化，存储层110 可以由如FeNi合金组成，对于垂直磁化，可以由如FePt合金组成，或 者以铂/钴的多层结构的形式组成。
作为一个例子，构成中间层130的材料可以有利地选自铝的氧化 物(氧化铝八1203)和镁的氧化物(MgO)。中间层130的厚度可以 有利地位于1纳米到3纳米的范围内。可以通过沉积具有需要厚度的 一层金属铝，以及接下来的氧化步骤(例如，使用如包含氧的等离子 体)来获得氧化铝层。可以通过直接蒸镀提供的氧化镁来获得MgO层， 其中该蒸镀过程可以依靠例如采用氧化镁靶材的电子束或阴极溅射。
在图6和图7所示的实施例中，在氧化铝的中间层130'的情况下， 作为一个例子，构成插入层133， 134的材料有利地选自金属或半导体材料，如铝、金、银、硅和锗。在采用铝的特定情况下，特别的制作 技术包括沉积第一层铝和接下来的氧化过程，用于形成中间层的底 部，以及接下来的沉积部分氧化的第二层铝，用于形成中间层130的
顶部131和由第二层铝中由非氧化部分组成的插入层133， 134。通常
情况下，对于铝以外的其它材料，仅通过沉积势垒形成材料的第一层
132，沉积插入层133， 134，然后沉积势垒形成材料的第二层来形成包 含插入层133， 134的中间层130。
当中间层130由氧化镁制成时，作为一个例子，构成插入层133， 134的材料可以有利地选自半导体金属，如铬、钌、钽、金或银、硅和 锗。
在特别的实施例中，在插入层133， 134任一侧的两层131， 132 可以由不同的材料制成，使得通过选择具有不同势垒高度的材料来优 化中间层130的性质，从而给出在制备中间层130时除了选择层133， 134任一侧的两层131， 132的厚度q和e2之外或者作为替代的对于中 间层的导电非对称性的第二种控制方式。
在图10和图11所示的实施例中，较低电导率的中间层130中的 掺杂区135， 136可以有利地通过共同沉积构成所述的中间层130 (作 为主要部分)的材料和掺杂元素(作为次要部分)制得。作为一个例 子，构成低电导率的中间层130的材料可以是铝或镁的氧化物，掺杂 元素可以是金属或半导体，如铝，金、银、铬、钌、钽或硅。低电导 率的中间层130的厚度可以有利地在2纳米到3纳米的范围内，其中 掺杂区的厚度可以有利地在0.5纳米到1纳米范围内。
在图12所示的实施例中，低电导率的中间层130可以通过堆叠绝 缘或弱导电性材料(绝缘体l，绝缘体2)的两层131， 137实现，其 厚度e^ne2可以不同，以便在低电导率的中间层130的厚度内获得非 对称的电势分布图。作为一个例子，用于制成两层131， 137的材料可 以选自氧化镁，氧化硅、氧化铝和氧化钛。
联系本发明的上下文中可以发现，读取或写入信息可以依赖本领 域技术人员己经充分建立和公知的过程。例如，位线106和字线108 (见图13)可以有利地由铜制成。
作为一个例子，可以通过判断磁性隧道结130的电阻率水平来进行读取，当基准层120和存储层110的磁化反平行时，电阻率相对较 高，当基准层120和存储层110的磁化平行时，该电阻率相对较低。 基于此目的，在寻址选定的结130的字线108和位线106之间施加电 势差，并测量图13中由短划线205表示的电流。在存储层110的平面磁化的情况下，作为一个例子，可以通过组 合由同时向用于寻址所述存储单元100的字线108和位线106注入电 流脉冲所产生的磁场来进行写入。选择这种方式产生的两个磁场的矢量和，使其比存储层110的矫 顽磁场大，但是单个考虑两个磁场的每一个都要比存储层110的矫顽 磁场小。在存储层110的垂直磁化的情况下，作为一个例子，可以通过向 与所述存储单元100临近的字线108和位线106的全部或部分中同时 施加电流脉冲来进行写入。选择这种方式产生的二到四个磁场的矢量 和，使其比存储层110的矫顽磁场大，但是单个考虑每个磁场都要比 存储层110的矫顽磁场小。然而，还应观察到，当多于两条线被用于 产生期望的磁场时，组合所产生的磁场中的两个也必须产生小于存储 层110的矫顽磁场的和。还可以通过与例如热辅助写入或通过极化电流注入进行写入的写 入过程组合来获得本发明另外的优势。本发明具有使实现任一上述两 种过程变得容易的内在优势。如前所述，专利文献US2005/002228A1中在描述磁性随机存取存 储器时，讲述了热辅助写入过程(TAS)，其中有利地通过被注入穿过 隧道结的电流来加热被寻址的隧道结的自由磁性层，以降低其矫顽磁 场。本发明的存储单元可以有利地实现这样的TAS过程。 图14到16中描述了本发明的与位线106和字线108相连的存储 单元100的几个例子，其中实施了热辅助写入过程(见图14和15)或 实施了通过向存储层注入自旋极化电流实现的写入过程(见图16)。简言之，为了写入存储点，通过发送穿过存储单元100的脉冲， 加热存储单元100，或至少存储层110，使其高于存储层的阻挡温度但 低于基准层120的阻挡温度。本步骤的目的是使随后执行的写入操作准确，随后执行的写入过程是通过使电流流过合理安置的线(取决于 磁化方向与层面垂直(图14)还是平行(图15))来施加磁场或通过使用专利文献US2002/0105823 Al中描述的方法注入电流(图16)来 实现的。阻挡层温度与能够使磁化在被讨论的施加磁场中被反向所要 到达的温度对应。然而，在现有技术的器件中，为了保证其中期望修改磁性层相对 方向的存储单元100被确实选中，必须进行如下的操作，例如，在每 个存储单元或每组结上使用一个晶体管(基于半导体技术)。在这种结 构的情况下，存储单元的每个写入过程都需要其相连的晶体管通过施 加电压而切换到ON状态，由此消耗了能量，同时要求与其它存储单 元相连的其它晶体管保持OFF状态。本发明可以借助结自身的二极管效应而省略晶体管，由于电流只 能从基准层120流向存储层110 (电子只能从存储层110流向基准层 120)，因此临近单元的干扰平行路径的问题(读取和写入过程中的电 路径和使用TAS过程时写入过程的热路径)就被彻底消除，这一点应 该是本领域技术人员所公知的。除了提供更多的选择性，本发明还因 大幅度降低了损耗而显著的节省了使用的电流密度。图14涉及了具有垂直磁化的存储单元100。图14中箭头F表示了 在位线106和字线108中的电流方向。作为一个简化的例子，图14描 述了三条位线106，分别记为线B1、线B2、线B3，和三条字线108， 分别记为线W1、线W2、线W3。带有箭头的环206， 208分别代表了 由流经位线106和字线108的电流所产生的磁场的方向。箭头201代 表了在被寻址的单元中的合成磁场。可以通过在存储层上施加局部磁场来执行写入操作。作为一个例 子，如果将被寻址的单元100位于线B2和线W2之间的交点处，则在 位于将要寻址的结任一侧的两条传导线B1和B3中通入反向的电流， 以产生两个与单元阵列面垂直的磁场。可以在传导线Wl和W3中执 行同样的操作，使得存储层中的四个磁场指向相同的方向，并且垂直 于单元阵列面。在图15中，箭头F代表了传导线B1、 B3、 Wl、 W3中施加的电 流的方向，以施加"向上"的垂直磁场201 (相反方向传导的电流会产生"向下"的磁场)。单独采用每个磁场都会比存储层的反向磁场小， 从而阻止临近的磁性隧道结的不合时宜的转向。另外，由于每单个磁 场只是总磁场的四分之一，所以每条线中用于产生磁场的电流"i"相 对于只使用一条线时所必须的电流"I"被除以四。功率损耗关系P总=4 X Ri2=4 X R (I/4)2=RI2/4这样，节省了4倍(R表示传导线的电阻)。对于平面磁化的存储单元，可以通过在存储层施加由箭头202表 示的局部磁场来执行如图15所示的写入操作。图15中存储单元可以 采用与图14中存储单元相同的排列方式。然而，为了简化的目的，图 15只描述了位于位线B2和字线W2交点处的一个单元100。假设用于 反向的磁化位于层的平面中，则用于产生局部磁场的电流流经线B2或 W2。图15中，短划线203表示流经线W2的电流2。图16仍然以平面磁化的存储单元作为背景描述了另外一个写入操 作的例子。图16中，通过注入电流执行写入操作，注入电流会导致存储层中 的磁化旋进(precession)产生移动。为了采用专利文献US2002/0105823 Al中描述的方法，必须插入作为使磁化方向与存储层110的磁化方向 垂直的电子起偏器的磁性器件140。起偏器140的磁化方向可以与构成 所述起偏器的薄层平面垂直，也可以处于同一平面，对于后者，起偏 器磁化方向与存储层的磁化方向垂直(或者具有与接近于垂直的角 度)。如专利文献US2002/0105823A1所描述的那样，起偏器140位于 顶部铜线和存储层之间。另外，必须在起偏器140和存储层100之间 插入分隔层150。分隔层150可以由非磁性金属(或多种金属)或绝缘 层构成。电流I通过磁性单元从线W2流向线B2 (短划线204)，与从 垂直起偏器140注入到存储层110的电子相对应。因此这种构造确实 与本发明的存储单元相兼容。很自然的，将图15和图16描述的实施例结合在一起也是可能的。参照图17到图20，描述了本发明的磁性器件100在二维或三维存 储器中的应用，由于本发明使得这些存储器在单位面积具有更高的存 储单元密度。 '图17是包含NXN个如本发明描述的存储元件100的存储器的二维结构的剖面图，其中N是整数。因此位线106用于N个存储元件100。每条字线108还提供与N 个存储元件100的连接。图18是描述具有这样二维结构的透视图，作为示例并且为了简化 模型，N减至3，对应于位线B1、 B2、 B3，和字线W1、 W2、 W3。为了读取存储元件中的信息，在要读取的存储元件处相交的位线 和字线间施加电势差。这样，在如图18所示的例子中，在线B2和W2间施加电势差并 读取电流It以判断存储信息的值("0"或"l")。读取存储点的信息取决于作为基准层和存储层的铁磁层中的相对 磁化方向。对于平面磁化，可以采用如上参照图2到5描述的本领域技术人 员公知的传统方法。对于垂直磁化，可以组合采用在与所讨论的存储单元相连的字线 和位线临近的字线和位线(见图18中的线B1， B3， W1和W3)中传 输的电流脉冲Ie。每条线中的电流脉冲产生的磁场201小于存储层的矫 顽磁场。但四个磁场的和更大。采用四条线能够避免在任何其它存储 单元中的偶然的信息写入。本发明与传统的从磁性随机存取存储器读取信息的方法相兼容。 由于非对称的电导与存储单元内的隧道势垒相关，因此本发明可以不 使用可能需要与其它存储单元(或一组存储单元)串联的晶体管或其 它元件来保证读写过程中期望的选择性。进而，本发明能够使用传统 方法以先进的方式获得更高的存储密度。如上所述，本发明存储器的组织与实现，也与通过热辅助的写入 或通过将自旋极化电流注入到存储层的写入相兼容。本发明使得这些 方法能够以更先进的方式实施，同时获得更高存储密度。图19描述了本发明在三维结构中应用的例子，其中字线108和位 线106在两个存储层中被使用，以方便集成并节省空间。进而，图19描述的三维结构包括一组P个叠加层，每层包含NX N个存储单元100，每个存储单元100都与一条位线106和一条字线 108相连，其中P和N都是整数。用于除了外层存储单元之外的存储单元100的每条位线106和每 条字线108与属于两个不同相邻层Pj和Pi+1的存储单元100相连。
图20描述了通过堆叠二维结构并插入绝缘分隔层160形成的三维 结构。这种情况下，字线和/或位线在三维存储器中不同的存储单元平 面间不再共用。
更特别的是，图20所示的三维结构包含每个都具有NXN个存储 单元100的P个叠加层的堆叠，存储单元100在每层Pi， Pi+1中以二维 形态分布，其中P和N都是整数。在一个二维层中，每条位线106用 于N个存储单元IOO，每条字线108用于N个存储单元100。在P个 叠加层的堆叠中，绝缘分隔层160周期性的插入两个连续的二维层Pi 和Pw之间。
本技术能够在不降低密度的前提下简化制造技术，能够在制造存 储层(n)和绝缘分隔层之后，在生长存储层(n+l)之前执行再平坦 化。在本发明的一个可变实施例中，绝缘分隔层可以周期性的插在结 构中，但不是在每个存储层之后(例如在每j层插入一次，j为整数)。 本发明的这个可变实施例可以用来纠正当连续堆叠多于j个层时可能 出现的生长缺陷，或用于将存储器分成每个含有j个平面的元件，例如 为了方便制造对存储层的横向电连接。
使用上述方法在二维结构中写入信息，取决于存储层中的磁化方 向。存储器的组织还与TAS (热辅助)写入和电致磁场转向(CIMS) 写入(即，通过注入自旋极化电流进行的写入)兼容。
权利要求
1. 一种包含磁阻隧道结(100)的磁性器件，其中磁阻隧道结(100)包括具有固定磁化方向的基准磁性层(120)；具有可变磁化方向的存储磁性层(110)；和作为隧道势垒的中间层(130)，中间层(130)实质是半导电或电绝缘的，并将基准磁性层(120)与存储磁性层(110)分隔开；该器件的特征在于，中间层(130)的电势分布图在所述层(130)的厚度中是非对称的，以便产生作为施加电压函数的非对称的电流响应。
2、 如权利要求l所述的器件，其特征在于，作为隧道势垒的中间 层(130)包括在其厚度内，在与存储磁性层(110)相距第一距离(ei)， 与基准磁性层(120)相距第二距离(e2)处的薄层(133， 134)，该薄 层(133， 134)由与构成中间层的其它部分(131， 132)材料不同的 金属或半导电材料组成，以便在隧道势垒中产生局部的非对称的势阱。
3、 如权利要求2所述的器件，其特征在于，所述薄层(133)具 有1到2个原子层面的厚度。
4、 如权利要求12所述的器件，其特征在于，所述的薄层(134) 具有部分原子层面的厚度。
5、 如权利要求2到4中任一项所述的器件，其特征在于，第二距 离(e2)的值与第一距离(e!)的值不同。
6、 如权利要求2到5中任一项所述的器件，其特征在于，中间层 的其它部分(131， 132)在该薄层(133， 134)的任一侧包含不同的 绝缘或半导电材料。
7、 如权利要求1所述的器件，其特征在于，所述的作为隧道势垒的中间层(130)在其厚度内包含掺杂区(135， 136)，掺杂区(135， 136)与存储磁性层(110)相距第一距离(ei)，与基准磁性层(120) 相距第二距离(e2)，其中第二距离具有不同于第一距离(dl)的值， 掺杂区(135， 136)通过插入与构成中间层的其它部分(131， 132) 材料不同的材料而被掺杂，以便在掺杂区中形成在隧道势垒内局部的 非对称的势阱。
8、 如权利要求7所述的器件，其特征在于，第一距离和第二距离 (e,， e2)之一为零，使得掺杂区(136)和中间层(131)与基准磁性层(120)和存储磁性层(210)间的两个外界面中的一个接触。
9、 如权利要求l所述的器件，其特征在于，作为隧道势垒的中间 层(130)包含至少一个第一绝缘或半导电材料的第一层(131)与至 少一个第二绝缘或半导电材料的第二层(132)的堆叠，其中第一层(131)具有第一厚度(e,， e2)，第二层(132)具有第二厚度(e2)， 第二绝缘或半导电材料不同于第一材料。
10、 如权利要求9所述的器件，其特征在于，第二厚度(e2)具有 不同于第一厚度(ei)的值。
11、 如权利要求1到10中任一项所述的器件，其特征在于，所述 的中间层(130)包含氧化铝。
12、 如权利要求11和权利要求2到6中的任一项所述的器件，其 特征在于，构成所述的薄层(133， 134)的材料选自铝、金、银、硅 和锗。
13、 如权利要求1到10中的任一项所述的器件，其特征在于，所 述的中间层包含氧化镁。
14、 如权利要求13和权利要求2到6中的任一项所述的器件，其特征在于，构成所述的薄层(133， 134)的材料选自铬、钌，钽、金、 银、硅和锗。
15、 如权利要求1到14中任一项所述的器件，其特征在于，作为 隧道势垒的中间层(130)的厚度在1纳米到3纳米的范围内。
16、 如权利要求7或8所述的器件，其特征在于，作为隧道势垒 的中间层(130)的厚度在2纳米到3纳米的范围内，其特征还在于， 掺杂区(136)的厚度在0.5纳米到1纳米的范围内。
17、 如权利要求7、 8、 16中的任一项所述的器件，其特征在于， 中间层(130)由氧化铝或氧化镁构成，其特征还在于，掺杂区(135， 136)包含金属或半导体的掺杂元素，该金属或半导体的掺杂元素包含 由铝、金、银、铬、钌、钽和硅构成的材料中的至少一种。
18、 一种包含由一组位线(106)和字线(108)可寻址的存储单 元阵列的存储器，所述的存储器的特征在于，每个存储单元包含如权 利要求1到17中任一项所述的磁性器件(100)，其特征还在于，每个 磁性器件(100)无需借助任何另外的转换单元直接与一条位线(106) 和一条字线(108)相连。
19、 如权利要求18所述的存储器，其特征在于，还包括以二维结 构分布的NXN个存储单元，其中N为整数，每条位线(106)用于N 个存储单元，每条字线(108)用于N个存储单元。
20、 如权利要求18所述的存储器，其特征在于，所述存储器具有 包含一组P个叠加层的三维结构，每层具有NXN个存储单元(100)， 每个存储单元(100)都与一条位线(106)和一条字线(108)相连， 其中P和N为整数，其特征还在于，用于除了外层存储单元之外的存 储单元(100)的每条位线(106)和每条字线(108)与属于两个不同 相邻层(Pi, Pi+1)的存储单元(100)相连。
21、如权利要求18所述的存储器，其特征在于，该存储器具有包 含P个叠加层的堆叠的三维结构，每层具有NXN个存储单元(100)， 每层(Pi， Pi+1)的存储单元(100)以二维结构分布，其中P和N表 示整数，每条位线(106)和每条字线(108)用于一个二维结构层中N 个存储单元(100)，其特征在于，在P个叠加层的堆叠中，在两个连 续的二维结构层(Pi, Pi+1)中周期性的插入绝缘分隔层(160)。
全文摘要
包括磁阻隧道结(100)的磁性器件，该磁阻隧道结包括具有固定磁化方向的基准磁性层(120)，具有可变磁化方向的存储磁性层(110)；和作为隧道势垒的中间层(130)，该中间层实质是半导体或电绝缘的，用来分隔基准磁性层(120)和存储磁性层(110)。中间层(130)的电势分布图在所述层(130)的厚度内是非对称的，以便产生作为施加电压函数的非对称的电流响应随。本器件可用于磁性随机存取存储器。
文档编号G11C11/15GK101288186SQ200680038128
公开日2008年10月15日 申请日期2006年10月13日 优先权日2005年10月14日
发明者A·维耶夫, B·迪耶尼, J·富尔-万桑, M·雅梅, P·瓦兰, Y·萨姆森 申请人:原子能源局;国家科学研究中心