专利名称：多端口存储器件及其控制方法
技术领域：
本发明涉及一种半导体存储器件，以及一种控制半导体存储器件的方法，具体地，涉及一种具有多个端口的半导体存储器件，以及一种控制具有多个端口的半导体存储器件的方法。
背景技术：
多端口存储器件包括在各种应用系统中使用的多个端口。在韩国专利公开号2002-50092中公开了一种多端口存储器件。
图1是示出了传统的多端口存储器件的方框图。参考图1，多端口存储器件100包括具有存储体111、112和113的存储核芯(memory core)110以及端口120、130、140和150。端口120响应于第一外部时钟信号CLK1、地址信号ADDR1和命令信号CMD1，向存储核芯110提供从外部源接收的数据DQ1，或向外部源输出在存储核芯110中存储的数据。端口130响应于第二外部时钟信号CLK2、地址信号ADDR2和命令信号CMD2，向存储核芯110提供从外部源接收的数据DQ2，或向外部源输出在存储核芯110中存储的数据。端口140响应于第三外部时钟信号CLK3、地址信号ADDR3和命令信号CMD3，向存储核芯110提供从外部源接收的数据DQ3，或向外部源输出在存储核芯110中存储的数据。端口150响应于第四外部时钟信号CLK4、地址信号ADDR4和命令信号CMD4，向存储核芯110提供从外部源接收的数据DQ4，或向外部源输出在存储核芯110中存储的数据。
图2是示出了另一个传统多端口存储器件的方框图。参考图2，多端口存储器件200包括具有存储体211、212和213的存储核芯210；端口220、230、240和250；以及时钟产生器260。时钟产生器260基于外部时钟信号CLK产生内部时钟信号ICLK。端口220响应于内部时钟信号ICLK、地址信号ADDR1和命令信号CMD1，向存储核芯210提供从外部源接收的数据DQ1，或向外部源输出在存储核芯210中存储的数据。端口230响应于内部时钟信号ICLK、地址信号ADDR2和命令信号CMD2，向存储核芯210提供从外部源接收的数据DQ2，或向外部源输出在存储核芯210中存储的数据。端口240响应于内部时钟信号ICLK、地址信号ADDR3和命令信号CMD3，向存储核芯210提供从外部源接收的数据DQ3，或向外部源输出在存储核芯210中存储的数据。端口250响应于内部时钟信号ICLK、地址信号ADDR4和命令信号CMD4，向存储核芯210提供从外部源接收的数据DQ4，或向外部源输出在存储核芯210中存储的数据。
在如图1所示的传统多端口存储器件100中，端口120、130、140和150的每一个均响应于从外部源接收的、具有不同频率的时钟信号CLK1、CLK2、CLK3和CLK4之一而操作。因此，具有图1的结构的多端口存储器件100需要具有用于从外部源接收时钟信号CLK1、CLK2、CLK3和CLK4的管脚。
在如图2所示的传统多端口存储器件200中，所有端口120、130、140和150都响应于内部时钟信号ICLK而操作。因此，可能会限制如图2所示的多端口存储器件200用于以不同频率进行操作的应用。
因此，有必要设计一种具有可以按照多种频率进行操作的端口的多端口存储器件。
发明内容
本发明的示例实施例提出了一种多端口存储器件，能够在不增加管脚的数目的情况下向端口提供各种频率。
本发明的示例实施例也提出了一种控制多端口存储器件的方法，所述多端口存储器件能够在不增加管脚的数目的情况下向端口提供各种频率。
根据本发明的示例实施例，提出了一种多端口存储器件，包括存储核芯、时钟产生器和多个端口。
时钟产生器基于外部时钟信号产生内部时钟信号。每一个端口均具有基于内部时钟信号产生具有预定频率的本地时钟信号的本地时钟产生器，并且响应于本地时钟信号对存储核芯进行存取。
根据本发明的示例实施例，提出了一种多端口存储器件，包括存储核芯、时钟产生器和多个端口。
时钟产生器基于外部时钟信号产生具有彼此不同的频率的多个内部时钟信号。每一个端口均具有基于所述多个内部时钟信号产生具有预定频率的本地时钟信号的本地时钟产生器，并且响应于内部时钟信号对存储核芯进行存取。
在本发明的示例实施例中，可以基于MRS信号来设定本地时钟信号的预定频率。
根据本发明的示例实施例，提出了一种多端口存储器件，包括存储核芯、时钟产生器和多个端口。
时钟产生器基于外部时钟信号产生具有彼此不同的频率的多个内部时钟信号。多个端口响应于多个内部时钟信号对存储核芯进行存取。
根据本发明的示例实施例，提出了一种控制多端口存储器件的方法，包括基于外部时钟信号产生内部时钟信号；基于内部时钟信号产生具有预定频率的本地时钟信号；以及响应于本地时钟信号对存储核芯进行存取。
根据本发明的示例实施例，提出了一种控制多端口存储器件的方法，包括基于外部时钟信号产生具有彼此不同的频率的多个内部时钟信号；基于所述多个内部时钟信号产生本地时钟信号，使得每一个本地时钟信号具有预定频率；以及响应于本地时钟信号对存储核芯进行存取。
根据本发明的示例实施例，提出了一种控制多端口存储器件的方法，包括基于外部时钟信号产生具有彼此不同的频率的多个内部时钟信号；响应于多个内部时钟信号对存储核芯进行存取。
根据如附图所示的本发明的实施例的更加具体的描述，本发明的前述和其他特征和优点将变得更加清楚。附图并非成比例的，重点是说明本发明的原理。贯穿全图，相同的参考数字表示相同的元件。
图1是示出了传统的多端口存储器件的方框图。
图2是示出了另一个传统的多端口存储器件的方框图。
图3是示出了根据本发明的第一示例实施例的多端口存储器件的方框图。
图4是示出了根据本发明的第二示例实施例的多端口存储器件的方框图。
图5是示出了根据本发明的第三示例实施例的多端口存储器件的方框图。
具体实施例方式
尽管可以对本发明进行各种修改和替换，在附图中作为示例示出其特定实施例，并将对其进行详细的描述。然而，应该理解的是，本发明不应该局限于这里公开的具体形式，相反地，本发明意欲覆盖落在本发明的精神和范围之内的所有修改、等价物和可选事物。贯穿
，相同的参考数字表示相同的元件。
应该理解的是，尽管可以使用术语第一、第二等来描述各种元件，这些元件并不应该由这些术语所限定。这些术语仅用于将一个与另一个元件相区分。例如，在不背离本发明范围的情况下，可以将第一元件在术语上称作第二元件，类似地可以将第二元件在术语上称作第一元件。
应该理解的是，当一个元件或层称作与另一个元件“相连”时，可以与其他元件直接相连，或者也可以存在中间元件。相反地，当一个元件称作与另一个元件“直接相连”时，不存在中间元件。
这里使用的术语仅用于描述特定实施例的目的，而不会限制本发明。如这里所使用的，单数形式还包括复数形式，除非上下文清楚地指出了其它情况。还应该理解的是，当在此说明书中使用术语“包括”时，明确指定了存在所声明的特征、整体、步骤、操作、元素、和/或组件，但是不排除存在或另外还有一个或多个其他特征、整体、步骤、操作、元素、组件、和/或其组合。
除非另外定义，这里使用的所有术语(包括技术和科学术语)具有由本发明所属领域的技术人员通常所理解的相同意义。还应该理解的是，例如那些在常用字典中定义的术语，应该被解释为具有与在相关领域和本公开中的意义一致的含义，并且除非在此明确地定义，否则不应被解释为理想化或过于刻板的理解。
图3是示出了根据本发明的第一示例实施例的多端口存储器件的方框图。
参考图3，多端口存储器件300包括具有存储体311、312和313的存储核芯310；端口320、330、340和350；以及时钟产生器360。端口320、330、340和350的每一个均分别包括本地时钟产生器321、331、341或351。时钟产生器360基于外部时钟信号产生CLK内部时钟信号ICLK。本地时钟产生器321基于内部时钟信号ICLK，产生具有第一频率和/或第一带宽的第一本地时钟信号。本地时钟产生器331基于内部时钟信号ICLK，产生具有第二频率和/或第二带宽的第二本地时钟信号。本地时钟产生器341基于内部时钟信号ICLK，产生具有第三频率和/或第三带宽的第三本地时钟信号。本地时钟产生器351基于内部时钟信号ICLK，产生具有第四频率和/或第四带宽的第四本地时钟信号。可以基于方式寄存器设定(MRS)(Mode Register Set)信号来设定由本地时钟产生器321、331、341和351产生的本地时钟信号的频率。
端口320响应于第一本地时钟信号、地址信号ADDR1和命令信号CMD1，向存储核芯310提供数据DQ1，或向外部源输出在存储核芯310中存储的数据。端口330响应于第二本地时钟信号、地址信号ADDR2和命令信号CMD2，向存储核芯310提供数据DQ2，或向外部源输出在存储核芯310中存储的数据。端口340响应于第三本地时钟信号、地址信号ADDR3和命令信号CMD3，向存储核芯310提供数据DQ3，或向外部源输出在存储核芯310中存储的数据。端口350响应于第四本地时钟信号、地址信号ADDR4和命令信号CMD4向存储核芯310提供数据DQ4，或向外部源输出在存储核芯310中存储的数据。
在下文中，将描述根据本发明的第一示例实施例的、如图3所示的多端口存储器件300的操作。
由时钟产生器360产生的内部时钟信号ICLK可以具有一个频率值。而且，由时钟产生器360产生的内部时钟信号ICLK可以具有一个带宽值。由分别包括在端口320、330、340和350中的本地时钟产生器321、331、341和351将内部时钟信号ICLK转换成具有适合于端口320、330、340和350的频率和带宽的本地时钟信号。
图3的多端口存储器件300通过一个管脚(未示出)接收外部时钟信号CLK，并且产生内部时钟信号ICLK。多端口存储器件300包括分别位于端口320、330、340或350中的本地时钟产生器321、331、341和351，以产生具有适合于端口320、330、340和350的频率和带宽的本地时钟信号。因此，图3的多端口存储器件300可以在不增加管脚的数目的情况下，产生具有适合于端口320、330、340和350的频率和带宽的时钟信号。可以基于模式寄存器设定(MRS)信号来设定在各个端口中使用的本地时钟信号的频率。
图4是示出了根据本发明的第二示例实施例的多端口存储器件的方框图。
参考图4，多端口存储器件400包括具有存储体411、412和413的存储核芯410；端口420、430、440和450；以及时钟产生器460。端口420、430、440和450的每一个均分别包括本地时钟产生器421、431、441或451。时钟产生器460基于外部时钟信号CLK产生内部时钟信号ICLK1、ICLK2、ICLK3和ICLK4。可以基于MRS信号来设定内部时钟信号ICLK1、ICLK2、ICLK3和ICLK4的频率。
本地时钟产生器421基于内部时钟信号ICLK1，产生具有第一频率和/或第一带宽的第一本地时钟信号。本地时钟产生器431基于内部时钟信号ICLK2，产生具有第二频率和/或第二带宽的第二本地时钟信号。本地时钟产生器441基于内部时钟信号ICLK3，产生具有第三频率和/或第三带宽的第三本地时钟信号。本地时钟产生器451基于内部时钟信号ICLK4，产生具有第四频率和/或第四带宽的第四本地时钟信号。可以基于MRS信号来设定通过本地时钟产生器421、431、441和451产生的本地时钟信号的频率。
端口420响应于第一本地时钟信号、地址信号ADDR1和命令信号CMD1，向存储核芯410提供数据DQ1，或向外部源输出在存储核芯410中存储的数据。端口430响应于第二本地时钟信号、地址信号ADDR2和命令信号CMD2，向存储核芯410提供数据DQ2，或向外部源输出在存储核芯410中存储的数据。端口440响应于第三本地时钟信号、地址信号ADDR3和命令信号CMD3，向存储核芯410提供数据DQ3，或向外部源输出在存储核芯410中存储的数据。端口450响应于第四本地时钟信号、地址信号ADDR4和命令信号CMD4向存储核芯410提供数据DQ4，或向外部源输出在存储核芯410中存储的数据。
在下文中，将描述根据本发明的第二示例实施例的、如图4所示的多端口存储器件400的操作。
由时钟产生器460产生的内部时钟信号ICLK1、ICLK2、ICLK3和ICLK4可以具有不同的频率。而且，由时钟产生器460产生的内部时钟信号ICLK1、ICLK2、ICLK3和ICLK4可以具有不同的带宽。可以基于MRS信号来设定内部时钟信号ICLK1、ICLK2、ICLK3和ICLK4的频率。由分别包括在端口420、430、440和450中的本地时钟产生器421、431、441和451将内部时钟信号ICLK1、ICLK2、ICLK3和ICLK4转换成具有适合于端口420、430、440和450的频率和带宽的本地时钟信号。可以基于MRS信号来设定在端口420、430、440和450中使用的本地时钟信号的频率。
图4的多端口存储器件400通过一个管脚(未示出)接收外部时钟信号CLK，并且产生内部时钟信号ICLK1、ICLK2、ICLK3和ICLK4。图4的多端口存储器件400包括分别位于端口420、430、440或450中的本地时钟产生器421、431、441和451，以产生具有适合于端口420、430、440和450的频率和带宽的本地时钟信号。因此，根据本发明的第二示例实施例的、如图4所示的多端口存储器件400可以在不增加管脚的数目的情况下，产生具有适合于端口420、430、440和450的频率和带宽的时钟信号。
图5是示出了根据本发明的第三示例实施例的多端口存储器件的方框图。
参考图5，多端口存储器件500包括具有存储体511、512和513的存储核芯510；端口520、530、540和550；以及时钟产生器560。时钟产生器560基于外部时钟信号CLK产生内部时钟信号ICLK1、ICLK2、ICLK3和ICLK4。可以基于MRS信号来设定内部时钟信号ICLK1、ICLK2、ICLK3和ICLK4的频率。
端口520响应于内部时钟信号ICLK1、地址信号ADDR1和命令信号CMD1，向存储核芯510提供数据DQ1，或向外部源输出在存储核芯510中存储的数据。端口530响应于内部时钟信号ICLK2、地址信号ADDR2和命令信号CMD2，向存储核芯510提供数据DQ2，或向外部源输出在存储核芯510中存储的数据。端口540响应于内部时钟信号ICLK3、地址信号ADDR3和命令信号CMD3，向存储核芯510提供数据DQ3，或向外部源输出在存储核芯510中存储的数据。端口550响应于内部时钟信号ICLK4、地址信号ADDR4和命令信号CMD4向存储核芯510提供数据DQ4，或向外部源输出在存储核芯510中存储的数据。
在下文中，将描述根据本发明的第三示例实施例的、如图5所示的多端口存储器件500的操作。
由时钟产生器560产生的内部时钟信号ICLK1、ICLK2、ICLK3和ICLK4可以具有不同的频率。而且，由时钟产生器560产生的内部时钟信号ICLK1、ICLK2、ICLK3和ICLK4可以具有不同的带宽。可以基于MRS信号来设定每一个内部时钟信号ICLK1、ICLK2、ICLK3和ICLK4的频率。
图5的多端口存储器件500通过一个管脚(未示出)接收外部时钟信号CLK，并且产生内部时钟信号ICLK1、ICLK2、ICLK3和ICLK4。因此，根据本发明的第三示例实施例的、如图5所示的多端口存储器件500可以在不增加管脚的数目的情况下，产生具有适合于端口520、530、540和550的频率和带宽的时钟信号。
如上所述，根据本发明的示例实施例的多端口存储器件可以在不增加管脚的数目的情况下，产生用于端口的多种频率。而且，根据本发明的多端口存储器件适合于低功率应用，并且可以控制时钟信号的频率。
尽管已经描述了本发明的示例实施例，但应该理解的是，在不脱离所附权利要求所限定的本发明范围的情况下，可以进行多种变化、替换和变更。
权利要求
1.一种多端口存储器件，包括存储核芯；时钟产生器，配置用于基于外部时钟信号产生内部时钟信号；多个端口，每一个端口均包括本地时钟产生器，将所述本地时钟产生器配置用于基于所述内部时钟信号产生具有预定频率的本地时钟信号，并且响应于本地时钟信号对存储核芯进行存取。
2.如权利要求1所述的多端口存储器件，其中，基于方式寄存器设定MRS信号来设定本地时钟信号的预定频率。
3.如权利要求1所述的多端口存储器件，其中，多个端口包括包括第一本地时钟产生器的第一端口，将所述第一本地时钟产生器配置用于基于内部时钟信号产生具有第一频率的第一本地时钟信号；包括第二本地时钟产生器的第二端口，将所述第二本地时钟产生器配置用于基于内部时钟信号产生具有第二频率的第二本地时钟信号；包括第三本地时钟产生器的第三端口，将所述第三本地时钟产生器配置用于基于内部时钟信号产生具有第三频率的第三本地时钟信号；和包括第四本地时钟产生器的第四端口，将所述第四本地时钟产生器配置用于基于内部时钟信号产生具有第四频率的第四本地时钟信号。
4.如权利要求3所述的多端口存储器件，其中，将第一端口配置用于响应于第一本地时钟信号、地址信号和命令信号，向存储核芯提供从外部源接收的第一数据，或向外部源输出在存储核芯中存储的第二数据。
5.如权利要求3所述的多端口存储器件，其中，将第二端口配置用于响应于第二本地时钟信号、地址信号和命令信号，向存储核芯提供从外部源接收的第一数据，或向外部源输出在存储核芯中存储的第二数据。
6.如权利要求3所述的多端口存储器件，其中，将第三端口配置用于响应于第三本地时钟信号、地址信号和命令信号，向存储核芯提供从外部源接收的第一数据，或向外部源输出在存储核芯中存储的第二数据。
7.如权利要求3所述的多端口存储器件，其中，将第四端口配置用于响应于第四本地时钟信号、地址信号和命令信号，向存储核芯提供从外部源接收的第一数据，或向外部源输出在存储核芯中存储的第二数据。
8.一种多端口存储器件，包括存储核芯；时钟产生器，配置用于基于外部时钟信号，产生具有彼此不同的频率的多个内部时钟信号；多个端口，每一个端口均包括本地时钟产生器，将所述本地时钟产生器配置用于基于所述多个内部时钟信号，产生具有预定频率的本地时钟信号，并且响应于本地时钟信号对存储核芯进行存取。
9.如权利要求8所述的多端口存储器件，其中，基于方式寄存器设定MRS信号来设定内部时钟信号的频率。
10.如权利要求8所述的多端口存储器件，其中，基于方式寄存器设定MRS信号来设定本地时钟信号的预定频率。
11.如权利要求8所述的多端口存储器件，其中，多个端口包括包括第一本地时钟产生器的第一端口，将所述第一本地时钟产生器配置用于基于第一内部时钟信号产生具有第一频率的第一本地时钟信号；包括第二本地时钟产生器的第二端口，将所述第二本地时钟产生器配置用于基于第二内部时钟信号产生具有第二频率的第二本地时钟信号；包括第三本地时钟产生器的第三端口，将所述第三本地时钟产生器配置用于基于第三内部时钟信号产生具有第三频率的第三本地时钟信号；和包括第四本地时钟产生器的第四端口，将所述第四本地时钟产生器配置用于基于第四内部时钟信号产生具有第四频率的第四本地时钟信号。
12.如权利要求11所述的多端口存储器件，其中，将第一端口配置用于响应于第一本地时钟信号、地址信号和命令信号，向存储核芯提供从外部源接收的第一数据，或向外部源输出在存储核芯中存储的第二数据。
13.如权利要求11所述的多端口存储器件，其中，将第二端口配置用于响应于第二本地时钟信号、地址信号和命令信号，向存储核芯提供从外部源接收的第一数据，或向外部源输出在存储核芯中存储的第二数据。
14.如权利要求11所述的多端口存储器件，其中，将第三端口配置用于响应于第三本地时钟信号、地址信号和命令信号，向存储核芯提供从外部源接收的第一数据，或向外部源输出在存储核芯中存储的第二数据。
15.如权利要求11所述的多端口存储器件，其中，将第四端口配置用于响应于第四本地时钟信号、地址信号和命令信号，向存储核芯提供从外部源接收的第一数据，或向外部源输出在存储核芯中存储的第二数据。
16.一种多端口存储器件，包括存储核芯；时钟产生器，配置用于基于外部时钟信号，产生具有彼此不同的频率的多个内部时钟信号；和多个端口，配置用于响应于所述多个内部时钟信号对存储核芯进行存取。
17.如权利要求16所述的多端口存储器件，其中，基于方式寄存器设定MRS信号来设定内部时钟信号的频率。
18.如权利要求16所述的多端口存储器件，其中，多个端口包括第一端口，配置用于响应于第一内部时钟信号而操作；第二端口，配置用于响应于第二内部时钟信号而操作；第三端口，配置用于响应于第三内部时钟信号而操作；以及第四端口，配置用于响应于第四内部时钟信号而操作。
19.如权利要求18所述的多端口存储器件，其中，将第一端口配置用于响应于第一本地时钟信号、地址信号和命令信号，向存储核芯提供从外部源接收的第一数据，或向外部源输出在存储核芯中存储的第二数据。
20.如权利要求18所述的多端口存储器件，其中，将第二端口配置用于响应于第二本地时钟信号、地址信号和命令信号，向存储核芯提供从外部源接收的第一数据，或向外部源输出在存储核芯中存储的第二数据。
21.如权利要求18所述的多端口存储器件，其中，将第三端口配置用于响应于第三本地时钟信号、地址信号和命令信号，向存储核芯提供从外部源接收的第一数据，或向外部源输出在存储核芯中存储的第二数据。
22.如权利要求18所述的多端口存储器件，其中，将第四端口配置用于响应于第四本地时钟信号、地址信号和命令信号，向存储核芯提供从外部源接收的第一数据，或向外部源输出在存储核芯中存储的第二数据。
23.一种控制多端口存储器件的方法，包括基于外部时钟信号产生内部时钟信号；基于内部时钟信号产生具有预定频率的本地时钟信号；以及响应于本地时钟信号对存储核芯进行存取。
24.一种控制多端口存储器件的方法，包括基于外部时钟信号产生具有彼此不同的频率的多个内部时钟信号；基于多个内部时钟信号产生本地时钟信号，每一个本地时钟信号均具有预定频率；以及响应于本地时钟信号对存储核芯进行存取。
25.一种控制多端口存储器件的方法，包括基于外部时钟信号，产生具有彼此不同的频率的多个内部时钟信号；以及响应于多个内部时钟信号对存储核芯进行存取。
全文摘要
公开了一种向端口提供不同频率的多端口存储器件。所述多端口存储器件，包括存储核芯、时钟产生器和多个端口。时钟产生器基于外部时钟信号产生内部时钟信号；每一个端口均包括本地时钟产生器，所述本地时钟产生器基于内部时钟信号产生具有预定频率的本地时钟信号，并且响应于本地时钟信号对存储核芯进行存取。所述多端口存储器件能够在不增加用于接收时钟信号的管脚的数目的情况下产生用于端口的各种频率。
文档编号G11C7/22GK101030439SQ200710008099
公开日2007年9月5日 申请日期2007年2月9日 优先权日2006年2月28日
发明者金润哲 申请人:三星电子株式会社