专利名称：：快闪存储芯片与快闪阵列存储系统的制作方法
技术领域：
：本发明涉及一种存储装置，且特别是涉及一种快闪存储芯片与快闪阵列存储系统。
背景技术：
：随着电子工业在半导体技术上的不断地演进，电子产品已朝向提升处理速度以及多功能化等方向迈进。在计算机系统中，逻辑处理元件(例如中央处理器)以及内存的处理速度亦在此一趋势之下不断地提升。然而，在计算才几系统中除了逻辑处理元件以及内存的处理速度影响着计算机系统的运作效率外，存取装置(例如硬盘)的存取速度亦是影响计算机系统的运作效率的重要因素之一。由于存取装置无法突破自身的技术障碍来提升其存取速度，使得其存取速度仍无法与中央处理器以及内存的处理速度配合，因而造成计算机系统的整体效能无法有效地提升。传输数据的速度取决于总线的传输速度，为了能使计算机的效能提升，相关业者不断研发提生效能的接口，例如整合式驱动电子(IDE)接口、周边元件互连(PCI)界面、高速周边元件互连(PCIExpress)连接接口等。此外，为了提升计算机系统中存取装置的存取速度，现有技术提出一种石兹盘阵歹'J(RedundantArrayofIndependentDisks,RAID)的方法。石兹盘阵列是将多个次存取装置组合为一个存取装置。当存取装置进行数据的存取时，数据会被分割成多个部分，之后同时且平行地存取于多个次存取装置内。因此磁盘阵列能提供较快速的存取速度。此外，为了避免因为某一实体磁盘驱动器毁损所造成的数据遗失，RAID技术更利用同位检查的观念，协助必要时的数据重构工作。然而，由于此种磁盘阵列的技术必须使用多个硬盘机，因此体积庞大，所以无法应用于一般小型携带式计算机系统。因此，有其需要发展能够应用于小型计算机装置中使用的磁盘阵列系统。
发明内容本发明提供一种快闪阵列存储系统，其体积小可适用于小型计算机系统。本发明提供一种快闪阵列存储系统，其体积小可适用于小型计算机系统，可兼容于主机系统的整合式驱动电子接口。本发明提供一种快闪存储芯片，其是封装为单一芯片，因此可使整体快闪阵列存储系统的体积缩小，以适用于小型计算机系统。本发明提供一种快闪存储芯片，其是封装为单一芯片，因此可使整体快闪阵列存储系统的体积缩小，以适用于小型计算机系统，并且可兼容于主机系统的整合式驱动电子接口。本发明提出一种快闪阵列存储系统，其包括多个快闪存储芯片、一快闪阵列控制器与一数据传输接口。快闪存储芯片是以阵列型式排列，其中，每一快闪存储芯片包括一单一电路板、一微控制器、至少一个闪存以及一高速周边元件互连(PeripheralComponentInterconnectExpress,PCIExpress)连接接口。微控制器封装在单一电路板上且具有一闪存接口与一PCIExpress接口。闪存封装在单一电路板上且耦接至微控制器，用以存储数据。PCIExpress连接接口封装在单一电路板上且耦接至微控制器。快闪阵列控制器是耦接至快闪存储芯片用以控制在快闪存储芯片中读取与存储数据。数据传输接口是耦接至快闪阵列控制器，用以连接至系统主机并且在系统主机与快闪阵列存储系统之间传输指令与数据。其中，当系统主机欲写入数据至快闪阵列存储系统时，则快闪阵列控制器会指派快闪存储芯片的至少其中之一来写入数据，并且所指派的快闪存储芯片的微控制器会通过PCIExpress连接接口与PCIExpress接口接收数据并且通过闪存接口写入数据至闪存。其中当系统主机欲读取存储在快闪阵列存储系统的数据时，则快闪阵列控制器会搜寻存储此数据的快闪存储芯片，并且存储此数据的快闪存储芯片的微控制器会通过闪存接口读取存储在闪存中的数据，并且通过PCIExpress接口与PCIExpress连接接口传送数据。在本发明的一实施例中，上述的每一快闪存储芯片中至少一个闪存为一SIX(SingleLevelCel1-单级存〗诸单元)闪存或一MLC(MultiLevelCell-多级存储单元)与非(NAND)闪存。在本发明的一实施例中，上述的每一快闪存储芯片中将微控制器及闪存封装于单一电路板上的方法包括四边扁平无接脚式(QFN)、平面阵列式(LGA)、锡球阵列式(BGA)、超薄平面型塑料粒承载式(LQFP)、方块形扁平封装式(QFP)、晶粒式(DIE)、芯片直接封装式(C0B)或单排脚封装式(SIP)封装法。在本发明的一实施例中，上述的快闪存储芯片与快闪阵列存储系统在传输数据的实体层可由至少一组单工通道组成发送端(Tx)与接收端(Rx)。本发明提出一种快闪阵列存储系统，其包括多个快闪存储芯片与一快闪阵列驱动程序。快闪存储芯片是以阵列型式排列，其中每一快闪存储芯片包括一单一电路板、一微控制器、至少一个闪存以及一PCIExpress连接接口。微控制器封封装在单一电路板上且具有一闪存接口、一PCIExpress接口与一虚拟整合式驱动电子接口(IntegratedDeviceElectronics,IDE)模块，虚拟IDE模块具有用以接收IDE指令的整合式驱动电子接口主控端与用以执行IDE指令的IDE装置端，虚拟IDE模块可由微控制器执行的固件程序来实作。闪存封装在单一电路板上且耦接至微控制器，用以存储数据。PCIExpress连接接口封装在单一电路板上且耦接至微控制器，用以连接至系统主机。快闪阵列驱动程序安装在系统主机中并且由系统主机来执行以控制在快闪存储芯片中读取与存储数据。其中当系统主机欲读取存储在快闪阵列存储系统中的数据时，则快闪阵列驱动程序会搜寻存储此数据的快闪存储芯片，并且存储此数据的快闪存储芯片的虚拟IDE模块会接收与执行系统主机所下达的IDE指令，并且此数据会由闪存接口来读取以及由PCIExpress接口转换为PCIExpress连接接口所能接收的格式来传送，其中当系统主机^i写入数据至快闪阵列存储系统时，则快闪阵列驱动程序会指派快闪存储芯片的至少其中之一来写入此数据，并且所指派的快闪存储芯片的虚拟IDE模块会接收与执行系统主机所下达的IDE指令，并且欲写入的数据会由PCIExpress连接接口与PCIExpress接口来接收且由闪存接口转换为闪存所能接收的格式来写入至闪存。在本发明的一实施例中，上述的每一快闪存储芯片中至少一个闪存为一SIX(SingleLevelCell)或MLC(MultiLevelCel1)反及(NAND)闪存。在本发明的一实施例中，上述的在每一快闪存储芯片中将微控制器及闪存封装于单一电路板上的方法包括四边扁平无接脚式(QFN)、平面阵列式(LGA)、锡球阵列式(BGA)、超薄平面型塑料粒承载式(LQFP)、方块形扁平封装式(QFP)、晶粒式(DIE)、芯片直接封装式(COB)或单排脚封装式(SIP)封装法。在本发明的一实施例中，上述的整合式驱动电子接口指令兼容于ATA规格或序列ATA规格。本发明提出一种快闪存储芯片，其包括一单一电路板、一微控制器、至少一个闪存以及一PCIExpress连接接口。微控制器封装在单一电路板上且具有一闪存接口与一PCIExpress接口。闪存封装在单一电路板上且耦接至孩么控制器，用以存储数据。PCIExpress连接接口封装在单一电路板上且耦接至微控制器。其中，当系统主机欲写入数据至快闪存储芯片时，则微控制器会通过PCIExpress接口接收凄t据并且通过闪存"l妄口写入此数据至闪存。其中当系统主机欲读取存储在快闪存储芯片的数据时，则微控制器会通过闪存接口读取闪存中的数据，并且通过PCIExpress4妄口经由PCIExpress连接接口传送至系统主才几。在本发明的一实施例中，上述的至少一个闪存为一SLC(SingleLevelCell)或MLC(MultiLevelCell)反及(MND)闪存。在本发明的一实施例中，上述的微控制器及闪存封装在单一电路板上的方法包括四边扁平无接脚式(QFN)、平面阵列式(LGA)、锡球阵列式(BGA)、超薄平面型塑料粒承载式(LQFP)、方块形扁平封装式(QFP)、晶粒式(DIE)、芯片直接封装式(C0B)或单排脚封装式(SIP)封装法。在本发明的一实施例中，上述的快闪存储芯片，其封装后的脚位至少包括PERST并、REFCLK+、REFCLK-、PETpO、PETnO、PERpO、PERnO、Power、Ground等脚位。本发明提出一种快闪存储芯片，其包括单一电路板、微控制器、至少一个闪存以及PCIExpress连接接口。微控制器封封装在单一电路板上且具有一闪存接口、一PCIExpress接口与一虚拟IDE模块，虚拟IDE模块具有用以接收IDE指令的IDE主控端与用以执行IDE指令的IDE装置端，虚拟IDE模块是以可由微控制器执行的固件程序来实作。闪存封装在单一电路板上且耦接至微控制器，用以存储数据。PCIExpress连接接口封装在单一电路板上且耦接至微控制器。其中，当系统主机欲读取存储在闪存中的数据时，则系统主机所下达的IDE指令会发送至虚拟IDE模块以由虚拟IDE模块执行，并且存储在闪存中的数据会藉由闪存接口来读取且由PCIExpress接口转换为PCIExpress连接接口所能接收的格式以传送至系统主机。其中，当系统主机欲写入数据至闪存时，则系统主机所下达的IDE指令会发送至虚拟IDE模块以由虚拟IDE模块执行，并且欲写入的数据会通过PCIExpress接口来接收且通过闪存接口转换为闪存所能接收的格式以写入至闪存。在本发明的一实施例中，上述的至少一个闪存为一SLC(SingleLevelCell)或MLC(MultiLevelCell)反及(副D)闪存。在本发明的一实施例中，上述的微控制器及闪存封装于单一电路板上的方法包括四边扁平无接脚式(QFN)、平面阵列式(LGA)、锡球阵列式(BGA)、超薄平面型塑料粒承载式(LQFP)、方块形扁平封装式(QFP)、晶粒式(DIE)、芯片直接封装式(COB)或单排脚封装式(SIP)封装法。在本发明的一实施例中，上述的IDE指令兼容于ATA或序列ATA规格。本发明提出一种快闪存储芯片，其包括单一电路^1、微控制器、多个闪存以及PCIExpress连接接口。微控制器封装在单一电路板上且具有闪存接口与PCIExpress接口。闪存封装在单一电路板上且耦接至微控制器，用以存储数据。PCIExpress连接接口封装在单一电路板上且耦接至微控制器。其中当系统主机欲写入数据至快闪存储芯片时，则微控制器会通过PCIExpress接口接收数据并且通过闪存接口写入此数据至闪存。其中，当系统主机欲读取存储在快闪存储芯片的数据时，则微控制器会通过闪存接口读取闪存中的数据，并且通过PCIExpress接口经由PCIExpress连接接口传送至系统主机。其中该些闪存的数据读取与写入是以一平行处理方式进行。在本发明的一实施例中，上述的至少一个闪存为一SIX(SingleLevelCell)或MLC(MultiLevelCell)反及(副D)闪存。在本发明的一实施例中，上述的微控制器及闪存封装于单一电路板上的方法包括四边扁平无接脚式(QFN)、平面阵列式(LGA)、锡球阵列式(BGA)、超薄平面型塑料粒承载式(LQFP)、方块形扁平封装式(QFP)、晶粒式(DIE)、芯片直接封装式(COB)或单排脚封装式(SIP)封装法。在本发明的一实施例中，上述的快闪存储芯片，其封装后的脚位至少包4舌PERST并、REFCLK+、REFCLK-、PETpO、PETnO、PERpO、PERnO、Power、Ground等脚位。在本发明的一实施例中，上述的系统主机与快闪存储芯片在传输数据的实体层可由至少一组单工通道组成发送端(Tx)与接收端(Rx)。在本发明的一实施例中，上述的微控制器更包括一虚拟IDE模块，虚拟IDE模块具有用以接收IDE指令的IDE主控端与用以扭J亍IDE指令的IDE装置端，虚拟IDE模块是以可由微控制器执行的固件程序来实作。本发明因采用具有PCIExpress接口的快闪存储芯片的快闪阵列存储系统，因此可缩小存储媒体的体积，同时提升数据传输速率。为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。图1是根据本发明第一实施例绘示快闪存储阵列系统的方块图。图2示出了图1所示快闪存储芯片的详细方块图。图3是根据本发明第二实施例绘示快闪阵列存储系统的方块图。图4示出了图3所示快闪存储芯片的详细方块图。图5示出了PCIExpress的脚位标准规格。图6是根据本发明另一实施例绘示快闪存储芯片的详细方块图。附图符号说明100:快闪阵列存储系统102:快闪阵列控制器104:数据传输接口106-1、106-2、106-3、106-n:快闪存储芯片112:单一电路板114:微控制器116、116a、116b:闪存118:PCIExpress连接接口122:闪存界面124:PCIExpress界面126:快闪管理才莫块300:快闪阵列存储系统302:快闪阵列驱动程序306-1、306-2、306-3、306-n:快闪存储芯片312:单一电路板314:微控制器316:闪存318:PCIExpress连接接口322:闪存界面324:PCIExpress界面326:IDE才莫块326a:IDE主控端326b:IDE装置端328:快闪管理模块。具体实施例方式自闪存问世以来以低耗能非挥发性、耐震、高存储密度等特性，在许多可携式装置中，渐渐取代EEPROM或电磁供电的内存。更由于目前半导体技术日益精进，闪存的存储密度与传输速度更是突飞猛进的成长。因此，本发明使用闪存取代-兹盘阵列中的硬式硬盘以实现小型化的目的。图1是根据本发明第一实施例绘示的快闪存储系统的方块图。请参照图1，快闪阵列存储系统100包括一快闪阵列控制器102、一数据传输接口104与多个快闪存储芯片106-1至106-n。快闪阵列控制器102是用以控制在快闪阵列存储系统100中数据写入的分配与读取数据的搜索。具体来说，快闪阵列控制器102会将多个快闪存储芯片106-1至106-n在逻辑上视为连续的存储媒体，并且接收系统主机(未绘示)的指令来对快闪存储芯片106-1至106-n进行数据的存储与读取。当系统主机指令为写入时，则快闪阵列控制器102会指派哪几个快闪存储芯片106-1至106-n来写入数据，而当系统主机指令为读取时，则搜索存储名夂读取的数据的快闪存储芯片106-1至106-n。数据传输接口104是耦接至快闪阵列控制器102。数据传输接口104用以连4妻至系统主机，并且快闪阵列控制器102是通过数据传输接口104在系统主机与快闪阵列存储系统100之间传输指令与数据。在本发明实施例中，系统主机与快闪阵列存储系统IOO在传输数据的实体层可由至少一组单工通道组成发送端(Tx)与接收端(Rx)。快闪存储芯片106-1至106-n是以阵列型式排列且耦接至快闪阵列控制13器102，并且用以存储数据。快闪存储芯片106-1至106-n具有相同的结构，因此，以下将以快闪存储芯片106-1为例进行说明。图2示出了图1所示快闪存储芯片的详细方块图。请参照图2,快闪存储芯片106-1包括一单一电路板112、一微控制器114、至少一个闪存116与一PCIExpress连接接口118。单一电路板112是用以将快闪存储芯片106-1的所有元件封装在一起的基板。微控制器114是封装在单一电路板112上。微控制器114用以控制快闪存储芯片106-1的整体运作。微控制器114具有一闪存接口122与一PCIExpress接口124。闪存接口122是用以存取闪存116的接口。而PCIExpress接口124是用以将数据转换为PCIExpress连接接口118所能接受的格式，以通过PCIExpress连接接口118来传输。此外，孩i控制器114还包括快闪管理模块126，其用以执行闪存区块管理、数据错误校正(errorcorrecting),电源管理等功能。闪存区块管理功能例如是执行平均磨损(wearleveling)、坏区块管理、维护对映表(mappingtable)等。在本发明实施例中，将^[效控制器114封装于单一电路板112上的方法为四边扁平无接脚式(QFN)。但必须了解的是，本发明亦可使用平面阵列式(LGA)、锡球阵列式(BGA)、超薄平面型塑料粒承载式(LQFP)、方块形扁平封装式(QFP)、晶粒式(DIE)、芯片直接封装式(C0B)或单排脚封装式(SIP)等封装法。闪存116亦是封装在单一电路板112上，并且耦接至孩i控制器114。闪存116用以存储主机系统欲写入的数据。在本实施例中，闪存116是一SLC(SingleLevelCell)反及(NAND)闪存。但必须了解的是在本发明另一实施例中，闪存116可以是MLC(MultiLevelCell)反及(NAND)闪存。另夕卜，在本发明实施例中，将闪存116封装于单一电路板112的方法为四边扁平无接脚式(QFN)。但必须了解的是，本发明亦可使用平面阵列式(LGA)、锡球阵列式(BGA)、超薄平面型塑料粒承载式(LQFP)、方块形扁平封装式(QFP)、晶粒式(DIE)、芯片直接封装式(COB)或单排脚封装式(SIP)等封装法。PCIExpress连接接口118亦是封装在单一电路板112上并且耦接至凝:控制器114，其用以传输数据。具体来说，快闪存储芯片106-1会依据PCIExpress连接接口118的规格(如图5所示)至少包括PERST#、REFCLK+、REFCLK-、PETp0、PETn0、PERp0、PERnO、Power、Ground等脚位。在本实施例中，当系统主积"欲写入彩:据至快闪阵列存储系统100时，则快闪阵列控制器102会接收系统主机的指令，并且将所写入的数据分割为多个部分，并且平均分配传送至少一个快闪存储芯片106-1至106-n。而接收到此分割凄t据的快闪存储芯片106-1至106-n的樣i控制器114会通过PCIExpress连接接口118与PCIExpress接口124接收数据并且通过闪存接口122存储至闪存116。在本实施例中，系统主机欲读取存储在快闪阵列存储系统100的数据时，则快闪阵列控制器102会依照系统主机的指令搜寻其欲读取的数据，并且存储此数据的至少一个快闪存储芯片106-1至106-n的微控制器114会通过闪存接口122读取存储在闪存116中的此数据，并且通过PCIExpress接口124转换与PCIExpress连接接口118传送此数据。也就是说，通过PCIExpress连接接口接收的数据会通过闪存接口转换为闪存所接受的格式，而从闪存读取的数据会通过PCIExpress接口转换为PCIExpress连接接口所接受的格式。在本发明实施例中，快闪存储芯片106-1至106-n是封装为单一芯片，因此可使整体快闪阵列存储系统100的体积缩小，以适用于小型计算机系统。再者，在本实施例中，快闪存储芯片106-1至106-n的对外传输接口是使用高速PCIExpress接口，其传输速率在1Lane单信道(PCIexl)时高达250MB/s。基此，在本实施例中，可有效提升阵列存储系统的数据传输速度。图3是根据本发明第二实施例绘示快闪阵列存储系统的方块图。请参照图3，快闪阵列存储系统300包括一快闪阵列驱动程序302与多个快闪存储芯片306-1至306-n。快闪阵列驱动程序302是由系统主机来执行，并且用以控制在快闪阵列存储系统300中数据写入的分配与读取数据的搜索。具体来说，快闪阵列驱动程序302会将多个快闪存储芯片306-1至306-n在逻辑上视为连续的存储媒体，并且接收系统主机(未示出)的指令来对快闪存储芯片306-1至306-n进行数据的存储与读取。当系统主机指令为写入时，则快闪阵列驱动程序302会指派哪几个快闪存储芯片306-1至306-n来写入数据，而当系统主机指令为读取时，则搜索存储欲读取的数据的快闪存储芯片306-1至306-n。快闪存储芯片306-1至306-n是以阵列型式排列且耦接至系统主机，并且用以存储数据。快闪存储芯片306-1至306-n具有相同的结构，因此，以下将以快闪存储芯片306-l为例进行说明。图4示出了图3所示快闪存储芯片的详细方块图。请参照图4，快闪存储芯片306-1包括一单一电路板312、一微控制器314、至少一个闪存316与一PCIExpress连接接口318。单一电路板312是用以将快闪存储芯片306-1的所有元件封装在一起的基板。微控制器314是封装在单一电3各板312上。微控制器314用以控制快闪存储芯片306-1的整体运作。微控制器314具有一闪存接口322、一PCIExpress接口324与一虚拟IDE模块326。闪存接口322是用以存取闪存316的接口。而PCIExpress接口324是用以将数据转换为PCIExpress连接接口318所能接受的格式，以通过PCIExpress连接接口318来传输。虚拟IDE模块326具有用以接收IDE指令的一IDE主控端326a与用以执行IDE指令的一IDE装置端326b。在本发明中，虚拟IDE模块326是以可由微控制器314执行的固件程序来实作。此外，微控制器314还包括快闪管理模块328,其用以执行闪存区块管理(例如执行平均磨损(wearleveling)、坏区块管理、维护对映表(mappingtable))、数据错误校正(errorcorrecting)、电源管理等功肯b。在本发明实施例中，将微控制器314封装于单一电路板312上的方法为四边扁平无接脚式(QFN)。但必须了解的是本发明亦可使用平面阵列式(LGA)、锡球阵列式(BGA)、超薄平面型塑料粒承载式(LQFP)、方块形扁平封装式(QFP)、晶粒式(DIE)、芯片直接封装式(COB)或单排脚封装式(SIP)等封装法。闪存316亦是封装在单一电路板312上，并且耦接至微控制器314。闪存316用以存储主机系统欲存储的数据。在本实施中，闪存316是一SLC(SingleLevelCell)反及(NAND)闪存。但必须了解的是在本发明另一实施例中，闪存316可以是MLC(MultiLevelCell)反及(NAND)闪存。另夕卜，在本发明实施例中，将闪存316封装于单一电路板312的方法为四边扁平无接脚式(QFN)。但必须了解的是本发明亦可使用平面阵列式(LGA)、锡球阵列式(BGA)、超薄平面型塑料粒承载式(LQFP)、方块形扁平封装式(QFP)、晶粒式(DIE)、芯片直接封装式(COB)或单排脚封装式(SIP)等封装法。PCIExpress连接接口318亦是封装在单一电^41312上并且耦接至樣l控制器314，其用以传输数据。具体来说，快闪存储芯片306-1会依据PCIExpress连接接口318的失见格(如图5所示)至少包括PERST#、REFCLK+、REFCLK-、PETpO、PETnO、PERpO、PERnO、Power、Ground等脚位。在本实施例中，当将快闪阵列存储系统300运作时，系统主机会执行快闪阵列驱动程序302,并且微控制器314会告知系统主机快闪存储芯片306-1至306-n为IDE存储装置。基此，当系统主机欲读取存储在快闪阵列存储系统300中的数据时，则快闪阵列驱动程序302会依照系统主机的读取指令，例如IDE指令，搜寻其欲读取的数据，并且将此IDE指令传送至存储此数据的至少一个快闪存储芯片306-1至306-n。之后，存储此数据的快闪存储芯片306-1至306-n的虚拟IDE模块326会执行此IDE指令，而存储此数据的快闪存储芯片306-1至306-n的微控制器314会依此指令通过闪存接口322读取在闪存316中欲读取的数据，并且存储在闪存316中的数据会由PCIExpress接口324转换为PCIExpress连接接口318所能接收的格式来传送至系统主机。此外，当系统主机欲写入数据至快闪阵列存储系统300时，则快闪阵列驱动程序302会接收到系统主机的写入指令，例如IDE指令，并且将所写入的数据分割为多个部分，并且将分割的数据与IDE指令一起传送给至少一个快闪存储芯片306-l至306-n。之后，接收到指令与数据的快闪存储芯片306-1至306-n的虚拟IDE模块326会执行此IDE指令，并且欲写入的数据会由闪存接口322转换为闪存316所能接收的格式来写入至闪存316。在本发明实施例中，例如，IDE指令兼容于ATA规格。在本发明另一实施例中，IDE指令例如兼容于序列ATA规格。在本实施例中，快闪存储芯片306-1至306-n是封装为单一芯片，因此可使整体快闪阵列存储系统300的体积缩小，以适用于小型计算机系统。此外，在本实施例中，快闪存储芯片306-1至306-n的对外传输接口是使用PCIExpress接口，其传输速率于1Lane单信道(PCIexl)时高达250MB/s。基此，在本实施例中，可有效提升阵列存储系统的数据传输速度。特别是，在本实施例中，微控制器具有虛拟IDE接口模块，因此可使系统主机存取数据时可达到PCIExpress接口的速度，同时亦拥用有兼容于IDE的特性。基此，可不改变主机系统的环境接口下，使用PCIExpress接口传输数据。值得一提的是，当本发明第一与第二实施例中所使用的快闪存储芯片是由多个闪存来封装时，此些闪存可以平行方式电性连接至揚t控制器(如图6所示)。图6是根据本发明另一实施例绘示的快闪存储芯片的详细方块图。请参照图6,由于图6的元件是相同于图2所示，在此不再赘述。图6与图2不同的是，快闪存^ft芯片106-1，具有两个闪存116a与116b。并且，闪存116a与116b是以平行方式电性连接至微控制器114,由此，通过平行处里方式可加速数据的传输。类似的概念亦可应用于图4中。在本发明上述实施中虽然是以具有多个快闪存储芯片的快闪阵列存储系统来实现。然而，必须了解的是，由于本发明所述的快闪存储芯片具有完整的存储装置架构，因此快闪存储芯片亦可单独作为装置的存储设备。例如，快闪存储芯片可直接镶嵌在主机板上，作为计算机的存储设备，例如取代硬盘机以缩小计算机的体积。或者，快闪存储芯片也可应用于嵌入式系统，例如手机、个人数字助理、卫星定位系统、机顶盒(Set-Top-Box)或嵌入式服务器等，由此可得此类装置更为轻、薄与小巧。综上所述，本发明提供一种快闪存储芯片与快闪阵列存储系统。由于快闪存储芯片是封装为单一芯片，因此可使整体快闪阵列存储系统的体积缩小，以适用于小型计算机系统。此外，快闪存储芯片的对外传输接口是使用高速周边元件互连接口，可有效提升阵列存储系统的数据传输速度。再者，本发明亦具有虚拟整合式驱动电子接口模块，因此可使系统主机存取数据时可达到高速周边元件互连接口的速度，同时亦拥,用有整合式驱动电子接口的特性。虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属
技术领域：
中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视本发明的申请专利范围所界定者为准。权利要求1.一种快闪阵列存储系统，包括多个快闪存储芯片，以阵列型式排列，每一快闪存储芯片包括单一电路板；微控制器，封装在该单一电路板上且具有一闪存界面与一高速周边元件互连界面；至少一个闪存，封装在该单一电路板上且耦接至该微控制器，用以存储数据；以及PCIExpress连接接口，封装在该单一电路板上且耦接至该微控制器；快闪阵列控制器，耦接至该些快闪存储芯片用以控制在该些快闪存储芯片中读取与存储数据；以及数据传输接口，耦接至该快闪阵列控制器，用以连接至一系统主机并且在该系统主机与该快闪阵列存储系统之间传输指令与数据；其中，当该系统主机欲写入数据至该快闪阵列存储系统时，则该快闪阵列控制器会指派该些快闪存储芯片的至少其中之一来写入该数据，并且所指派的快闪存储芯片的微控制器会通过该PCIExpress连接接口与该PCIExpress接口接收该数据并且通过该闪存接口写入该数据至该闪存，其中，当该系统主机欲读取存储在该快闪阵列存储系统的数据时，则该快闪阵列控制器会搜寻存储该数据的快闪存储芯片，并且存储该数据的快闪存储芯片的微控制器会通过该闪存接口读取存储在该闪存中的数据，并且通过该PCIExpress接口与该PCIExpress连接接口传送该数据。2.如权利要求1所述的快闪阵列存储系统，其中，在每一快闪存储芯片中该至少一个闪存是单级存储单元或多级存储单元与非闪存。3.如权利要求1所述的快闪阵列存储系统，其中在每一快闪存储芯片中将该微控制器及该至少一个闪存封装于该单一电路板上的方法包括四边扁平无接脚式、平面阵列式、锡球阵列式、超薄平面型塑料粒承载式、方块形扁平封装式、晶粒式、芯片直接封装式或单排脚封装式封装法。4.如权利要求1所述的快闪阵列存储系统，其中该快闪阵列控制器与该些快闪存储芯片在传输数据的实体层可由至少一组单工通道组成发送端(Tx)与接收端(Rx)。5.—种快闪阵列存储系统，包括多个快闪存储芯片，以阵列型式排列，每一快闪存储芯片包括单一电路板；微控制器，封装在该单一电路板上且具有闪存接口、PCIExpress接口与虚拟整合式驱动电子模块，该虚拟整合式驱动电子模块具有用以接收整合式驱动电子指令的整合式驱动电子主控端与用以执行该整合式驱动电子指令的一整合式驱动电子接口装置端，该虚拟整合式驱动电子模块是以可由该微控制器执行的固件程序来实作；至少一个闪存，封装在该单一电路板上且耦接至该微控制器，用以存储数据；以及PCIExpress连接接口，封装在该单一电路板上且耦接至该孩i控制器，用以连接至一系统主机；以及快闪阵列驱动程序，安装在该系统主机中并且由该系统主机来执行以控制在该些快闪存储芯片中读取与存储数据；其中，当该系统主机欲读取存储在该快闪阵列存储系统中的数据时，则该快闪阵列驱动程序会搜寻存储该数据的快闪存储芯片，并且，存储该数据的快闪存储芯片的虚拟整合式驱动电子模块会接收与执行该系统主机所下达的该整合式驱动电子指令，并且该数据会由该些闪存来读取以及由该些PCIExpress接口转换为该些PCIExpress连接接口所能接收的格式来传送，其中，当该系统主机欲写入数据至该快闪阵列存储系统时，则该快闪阵列驱动程序会指派该些快闪存储芯片的至少其中之一来写入该数据，并且所指派的快闪存储芯片的虚拟整合式驱动电子模块会接收与执行该系统主机所下达的该整合式驱动电子指令，并且^l写入的该数据会由该PCIExpress连接接口与该PCIExpress接口来接收且由该些闪存接口转换为该些闪存所能接收的格式来写入至该些闪存。6.如权利要求5所述的快闪阵列存储系统，其中，在每一快闪存储芯片中该至少一个闪存是单级存储单元或多级存储单元与非闪存。7.如权利要求5所述的快闪阵列存储系统，其中，在每一快闪存储芯片中将该微控制器及该至少一个闪存封装在该单一电路板上的方法包括四边扁平无接脚式、平面阵列式、锡球阵列式、超薄平面型塑料粒承载式、方块形扁平封装式、晶粒式、芯片直接封装式或单排脚封装式封装法。8.如权利要求5所述的快闪阵列存储系统，其中，该整合式驱动电子指令兼容于ATA规格或序列ATA规格。9.一种快闪存储芯片，包括单一电路板；微控制器，封装在该单一电路板上且具有一闪存接口与一PCIExpress接口；至少一个闪存，封装在该单一电路板上且耦接至该微控制器，用以存储数据；以及PCIExpress连接接口，封装在该单一电路板上且耦接至该微控制器，用以将该快闪存储芯片耦接至一系统主机，其中，当该系统主机欲写入数据至该快闪存储芯片时，则该微控制器会通过该PCIExpress接口接收该数据并且通过该闪存接口写入该数据至该闪存，其中，当该系统主机欲读取存储在该快闪存储芯片的数据时，则该微控制器会通过该闪存接口读取该闪存中的数据，并且通过该PCIExpress接口经由PCIExpress连4妻4妄口传送至该系统主才几。10.如权利要求9所述的快闪存储芯片，其中，该至少一个闪存是单级存储单元或多级存储单元与非闪存。11.如权利要求9所述的快闪存储芯片，其中，将该微控制器及该至少一个闪存封装于该单一电路板上的方法包括四边扁平无接脚式、平面阵列式、锡球阵列式、超薄平面型塑料粒承载式、方块形扁平封装式、晶粒式、芯片直接封装式或单排脚封装式封装法。12.如权利要求11所述的快闪存储芯片，其封装后的脚位至少包括PERST#、REFCLK+、REFCLK-、PETpO、PETnO、PERpO、PERnO、Power、Ground等脚位。13.—种快闪存储芯片，包括单一电路板；孩吏控制器，封装在该单一电路板上且具有一闪存接口、一PCIExpress接口与一虚拟整合式驱动电子模块，该虚拟整合式驱动电子模块具有用以接收整合式驱动电子指令的整合式驱动电子主控端与用以执行该整合式驱动电子指令的整合式驱动电子装置端，该虚拟整合式驱动电子模块是以可由该微控制器执行的固件程序来实作；至少一个闪存，封装在该单一电路板上且耦接至该微控制器，用以存储数据；以及PCIExpress连接接口，封装在该单一电路板上且耦接至该微控制器，用以将该快闪存储芯片耦接至该系统主机，其中，当该系统主机欲读取存储在该闪存中的数据时，则该系统主机所下达的该整合式驱动电子指令会发送至该虚拟整合式驱动电子模块以由该虚拟整合式驱动电子模块执行，并且存储在该闪存中的数据会藉由该闪存接口来读取且由该PCIExpress接口转换为该PCIExpress连接4妄口所能4妄收的格式以传送至该系统主机，其中，当该系统主机欲写入数据至该闪存时，则该系统主机所下达的该整合式驱动电子指令会发送至该虚拟整合式驱动电子模块以由该虚拟整合式驱动电子模块执行，并且欲写入的该数据会通过该PCIExpress接口来接收且通过该闪存接口转换为该闪存所能接收的格式以写入至该闪存。14.如权利要求13所述的快闪存储芯片，其中，该至少一个闪存是单级存储单元或多级存储单元与非闪存。15.如权利要求13所述的快闪存储芯片，其中，将该微控制器及该至少一个闪存封装于该单一电路板上的方法包括四边扁平无接脚式、平面阵列式、锡球阵列式、超薄平面型塑料粒承载式、方块形扁平封装式、晶粒式、芯片直接封装式或单排脚封装式封装法。16.如权利要求13所述的快闪存储芯片，其中，该整合式驱动电子指令兼容于ATA或序列ATA规格。17.—种快闪存储芯片，包括单一电路板；微控制器，封装在该单一电路板上且具有一闪存接口与一PCIExpress接口；多个闪存，封装在该单一电路板上且分别地耦接至该微控制器，用以存储数据；以及PCIExpress连接接口，封装在该单一电路板上且耦接至该微控制器，用以将该快闪存储芯片耦接至系统主机，其中，当该系统主机欲写入数据至该快闪存储芯片时，则该微控制器会通过该PCIExpress接口接收该lt据并且通过该闪存4妄口写入该数据至该些闪存，其中，当该系统主机欲读取存储在该快闪存储芯片的数据时，则该微控制器会通过该闪存接口读取该些闪存中的数据，并且通过该PCIExpress接口经由PCIExpress连4妻"接口传送至该系统主才几，其中，该些闪存的数据读取与写入是以平行处理方式进行。18.如权利要求17所述的快闪存储芯片，其中，每一该些闪存分别是单级存储单元或多级存储单元与非闪存。19.如权利要求17所述的快闪存储芯片，其中，将该微控制器及该些闪存封装在该单一电路板上的方法包括四边扁平无接脚式、平面阵列式、锡球阵列式、超薄平面型塑料粒承载式、方块形扁平封装式、晶粒式、芯片直接封装式或单排脚封装式封装法。20.如权利要求19所述的快闪存储芯片，其封装后的脚位至少包括PERST#、REFCLK+、REFCLK-、PETpO、PETnO、PERpO、PERnO、Power、Ground等脚位。21.如权利要求17所述的快闪存储芯片，其中，该系统主机与该快闪存储芯片在传输数据的实体层可由至少一组单工通道组成发送端(Tx)与接收端Ux)。22.如权利要求17所述的快闪存储芯片，其中，该微控制器更包括一虚拟整合式驱动电子模块，该虚拟整合式驱动电子模块具有用以接收整合式驱动电子指令的整合式驱动电子主控端与用以执行该整合式驱动电子指令的整合式驱动电子装置端，该虚拟整合式驱动电子模块是以可由该微控制器执行的固件程序来实作。全文摘要一种快闪存储芯片，包括单一电路板、微控制器、闪存以及高速周边元件互连连接接口。微控制器、闪存以及高速周边元件互连连接接口是一起封装在单一电路板上，且微控制器具有闪存接口与高速周边元件互连接口。当系统主机欲写入数据至快闪存储芯片时，微控制器会通过高速周边元件互连接口接收数据并通过闪存接口写入此数据至闪存。当系统主机欲读取存储在快闪存储芯片的数据时，微控制器会通过闪存接口读取数据，并且通过高速周边元件互连接口经由高速周边元件互连连接接口传送至系统主机。文档编号G11C7/10GK101388238SQ20071014964公开日2009年3月18日申请日期2007年9月10日优先权日2007年9月10日发明者潘健成,王智麟,颜暐駩申请人:群联电子股份有限公司