集成电路闪存器件及其擦除方法

专利名称：集成电路闪存器件及其擦除方法
技术领域：
本发明涉及闪存器件及其操作方法，更具体地讲，涉及闪存器件 的擦除操作。
背景技术：
集成电路闪存器件被广泛地应用于能够被大块地电擦除和再编程 的非易失性存储器件。如本领域技术人员所众所周知地，可以提供NOR 和NAND闪存器件。NOR闪存器件能够提供随机访问的读和编程操作， 但是通常不能提供任意的随机访问的擦除操作。通常通过热载流子注 入来编程NOR闪存器件。相对地，NAND闪存器件通常被访问以进行 成块或成页的读和写，而且能够提供相对低的成本和相对高的密度。 NAND闪存器件可以利用Fowler-Nordheim (F-N)隧道效应来存储数 据。
授权给Hazama等人的、标题为"Nonvolatile Semiconductor Memory Device Having Configuration of NAND Strings With Dummy Memory Cells Adjacent to Select Transistors"的美国专利7079437中描 述了一种NAND闪存器件。如该专利的摘要所言，公开了一种非易失 性半导体存储器件，其具有多个被串联连接到一起的、电可重写的非 易失性存储单元。将选择栅晶体管以串联方式连接到存储单元的串联
8组合。位于邻近于选择栅晶体管的某一个存储单元被用作虚单元。该 虚单元不用于数据存储。在数据擦除期间，对于虚单元施加与其它存 储单元相同的偏压。
在Park等人的标题为"NAND Flash Memory Device Having Dummy Memory Cells and Methods of Operating Same"白勺美国专禾'J公开 2006/0239077中公开了另一种NAND-型闪存单元。如该专利公开的摘 要所言，NAND闪存器件包括下述控制电路，该控制电路被构造为 在程序操作期间，对于多个串联连接的存储单元中的未被选择的存储 单元施加第一字线电压，对于多个存储单元中的被选择的一个存储单 元施加比所述第一字线电压大的第二字线电压，对于与多个存储单元 串联连接的虚存储单元施加比所述第一字线电压低的第三字线电压。 在其它实施例中，将控制电路构造为在与虚存储单元串联连接的多 个存储单元上进行每个擦除操作之前和/或之后，编程虚存储单元。在
其它实施例中，将控制电路构造为在擦除与虚存储单元串联连接的
多个存储单元的同时，先擦除虚存储单元。

发明内容
根据本发明的一些实施例的集成电路闪存器件包括普通闪存单 元的阵列；虚闪存单元的阵列；以及擦除控制器，该擦除控制器被构 造为在该集成电路闪存器件的擦除操作期间，同时地向虚闪存单元和 普通闪存单元分别施加不同的预定偏压。如此所述，"预定"偏压是 指生成特定偏压并将其施加至给出闪存单元，而不允许给出闪存单元 浮置。
在一些实施例中，通过以下方式来施加不同的预定偏压在擦除 操作期间，对于虚闪存单元施加读偏压、导通偏压、串选择器线偏压、 位线偏压或者小于浮置电压的预定偏压，而同时地分别对普通闪存单 元施加偏压，该偏压小于以下各偏压读偏压、导通偏压、串选择器 线偏压、位线偏压或者小于浮置电压的预定偏压。在其它实施例中，擦除控制器被构造为在擦除操作期间，同时地，对于虚闪存单元施 加诸如8V的第一预定正偏压，对普通闪存单元施加小于第一预定正偏 压的、诸如OV的第二预定偏压。在另一些实施例中，擦除控制器被构 造为在擦除操作期间，同时地，对于普通闪存单元施加诸如-10V的 第二负偏压，对于虚闪存单元施加负得比第二负偏压少的、诸如0V的 第一偏压。
根据本发明的另一些实施例的集成电路闪存器件包括普通闪存单
元的阵列、虚闪存单元的阵列和擦除控制器，该擦除控制器被构造为
在该集成电路闪存器件的擦除操作期间，同时地，向虚闪存单元和普 通闪存单元分别施加预定不同的第一和第二偏压，以使得在擦除操作
期间，虚闪存单元的栅和集成电路闪存器件的阱之间的电位差小于普 通闪存单元的栅和集成电路闪存器件的阱之间的电位差。在一些特定
实施例中，擦除控制器被构造为在擦除操作期间，对虚闪存单元施 加偏压，该偏压对应于(1)在编程操作期间被施加至虚闪存单元的 电压(Vpass)， (2)在读操作期间被施加至虚闪存单元的电压(Vread)，
(3)小于在擦除操作期间由该集成电路闪存器件的阱耦合至浮置虚闪 存单元的电压的预定电压(VDL) ， (4)在编程操作期间被施加至串 选择器晶体管的电压(Vssl)，或者(5)在编程操作期间被施加至编 程禁止情况下的位线的电压(Vbl);以及，同时地，分别将(1)小 于Vpass， (2)小于Vread，(3)小于VDL， (4)小于Vssl，或者
(5)小于Vbl的预定偏压施加到普通闪存单元。
在另一些实施例中，擦除控制器被构造为在擦除操作期间，同 时地对于虚闪存单元施加诸如8V的第一预定正偏压、并对于普通闪存 单元施加诸如OV的小于第一预定正偏压的第二预定正偏压，同时对于 集成电路闪存器件的阱施加诸如20V的正的阱电压。
在另一些实施例中，擦除控制器被构造为在擦除操作期间，同 时地对于普通闪存单元施加诸如-10V的第二负偏压并对于虚闪存单元施加诸如0V的负得比第二负偏压少的第一偏压，同时对于集成电路闪 存器件的阱施加诸如IOV的正的阱电压。
在本发明的另一些实施例中，提供高压生成器，其被构造为提供 在编程操作期间被施加至虚闪存单元的电压Vpass，在读操作期间被施 加至虚闪存单元的电压Vread，在编程操作期间被施加至串选择器晶体 管的电压Vssl，以及在编程操作期间被施加至编程禁止情况下的位线 的电压Vbl。在这些实施例中，擦除控制器可以被构造为在擦除操作 期间，对于虚闪存单元施加Vpass、 Vread、 Vssl或者Vbl，以及在擦除 操作期间同时地对于普通闪存单元分别施加小于Vpass、 Vread、 Vssl 或者Vbl的、诸如0V的偏压。
本发明的其它实施例提供下述高压生成器，其被构造为提供在 编程操作期间被施加至虚闪存单元的电压Vpass，在读操作期间被施加 至虚闪存单元的电压Vread，在编程操作期间被施加至串选择器晶体管 的电压Vssl，以及在编程操作期间被施加至编程禁止情况下的位线的 电压Vbl。该高压生成器还被构造为生成虚线电压VDL，其小于在 擦除操作期间由集成电路闪存器件的阱耦合至浮置虚闪存单元的电 压。在这些实施例中，擦除控制器被构造为在擦除操作期间对于虚 闪存单元施加VDL，以及同时地在擦除操作期间对于普通闪存单元施 加小于VDL的、诸如0V的偏压。
本发明的任一或者全部的实施例可以与主机装置相结合，该主机 装置被构造为写入信息至存储器件以及从存储器件读取信息。该主机 装置包括存储控制器、微处理器、照相机、无线终端、便携式媒体播 放器、台式电脑、笔记本电脑和/或车辆导航系统。
最后，与诸如NAND闪存器件的集成电路闪存器件相结合地描述 了本发明的实施例，该集成电路闪存器件包括如上所述的擦除控制器。 然而，根据如本发明所在此公开的任一或者全部实施例，还可以提供
11类似的擦除集成电路闪存器件的方法。


图1以图形方式示出了在许多的擦除周期之后的闪存单元漏极电 流的退化。
图2以图形方式示出了在许多的擦除周期之后的闪存单元的阈值 电压移动。
图3是根据本发明的各个实施例的NAND闪存器件的示意图。 图4是表格，其示出了根据本发明的各个实施例可以被施加至诸
如图3的NAND闪存器件的NAND闪存器件的电压。
图5A-5C示出了图3的集成电路闪存单元阵列的可选实施例。
图6和7是根据本发明的各个实施例的高压生成器的框图。
图8是根据本发明的各个实施例可以通过用于擦除集成电路闪存
器件的控制器和/或方法来执行的操作的表格。
图9是根据本发明的各个实施例可以执行以擦除集成电路闪存器
件的操作的流程图。
图10是根据本发明的各个实施例的包括存储单元阵列的NAND
闪存器件的整个框图。
图11示出了结合控制/解码器电路的、根据本发明的各个实施例
的NAND单元阵列。
图12-21示出了结合了各个主机装置的、根据本发明的各个实施
例的存储器件。
具体实施例方式
以下通过参考示出了本发明的实施例的附图，来全面地说明本发 明。然而，可以以许多不同的形式实施本发明，并非意在将本发明限 制在于此所述的实施例。而且提供这些实施例以使得本公开更详尽和 完整，以及将本发明的范围更全面地传达给本领域技术人员。在附图 中，为了清楚起见，各层和区域的尺寸和相对尺寸可以被放大。应当理解，当元件被称作为"连接到"、"耦合到"或者"响应 于"另一元件(以及其变量)时，其可以是直接地连接、耦合或响应 于该另一元件，或者可以存在居间元件。相反地，当元件被称作"直 接连接"、"直接耦合到"或者"直接响应于"另一元件(以及其变 量)时，就不存在居间元件。所有附图中类似的参考数字指代类似的 元件。正如在此所使用地，术语"和/或"包括一个或多个相关列出项 的任意或者全部的组合，并且可以简写为"7"。
应当理解，虽然这里可以使用术语第一、第二等描述各元件、部 件、区域、层和/或部分，但是并不应当由这些术语来限制这些元件、 部件、区域、层和/或部分。这些术语仅被用于将一个元件、部件、区 域、层或部分区别于其他区域、层或者部分。因此，下文所述的第一 元件、部件、区域、层或者部分可以被称作第二元件、部件、区域、 层或者部分，而不偏离本发明的教导。
在此所用的术语仅用于说明特定实施例，而不意在限制本发明。 在此所用的单数形式"个"、"该"意在也包括复数形式，除非上下
文另作明确指示。还应当理解的是，在本说明书中，当使用术语"包 括"、"包括有"、"包含"、"包含有"及其变形时，表示存在所 述特征、整数、步骤、操作、元件和/或部件，并不排除一个或多个其 他特征、整数、步骤、操作、元件、部件和/或其组合的存在或添加。
除非另作限定，否则在此所用的全部术语(包括技术和科学术语)
的含义与一个本发明所属的技术领域中的技术人员所通常理解的意义 相同。还应当理解的是，诸如常用词典中所限定的那些术语应当被理 解为具有与相关技术的语境中的它们的含义相一致，而不应当被理想
化或者超出正式含义，除非另作限定。
还应当理解，在此所用的"行"或"水平的"与"列"或者"垂 直的"指示两个彼此垂直的、非平行的方向。然而，这些术语也意在包括不同的取向。
本发明的一些实施例可能源于这样的认知如美国专利7， 079， 437中所述，如果在集成电路NAND闪存器件的擦除操作的期间，对 于虚闪存单元和对普通闪存单元施加相同的偏压，则虚单元可能不合 期望地承受与普通存储单元相同的擦除应力(erase stress)。具体而言， 如图l所示，由于NAND存储器构造以串行方式连接普通存储单元和 虚存储单元，所以普通闪存单元和虚闪存单元一般会呈现擦除应力， 如)Id所示，其示出了从生产时(time of production) 30到在多个擦除 周期之后的生产之后的时间40的漏极电流的差异。虚单元电流因此恶 化擦除应力)Id，并且可能减少读余量(read margin)。
此外，本发明的一些实施例可能源于这样的认知，如美国专利公 开2006/0239077所述，允许虚字单元在擦除操作期间浮置可能是不合 需要的。具体而言，如图2中的50所示，在生产以后，由于例如在用 于制造集成电路闪存器件的处理中的变化，可能导致虚单元呈现出阈 值电压范围。如50所示， 一些单元的阈值电压Vth可以被认为是异常。 此外，如图2中的60所示，在大量的编程擦除周期之后，阈值电压分 布可能移动。不幸的是，由于在虚单元的栅和阱之间提供的电压不足， 在擦除操作期间，当具有较高阈值电压的虚单元被维持浮置时，它们 通常将不擦除，从而使得电子能够从虚单元的电荷储存区逃逸。随着 时间过去，可能很少的虚单元被擦除，这也损害了 NAND存储器件的 读操作。
如本领域的技术人员所知地，在NAND闪存器件中，通过与闪存 单元的阱区相应地在控制栅和沟道之间施加电压，使得从沟道将电子 注入至栅上，或者替换地，向着沟道从栅抽出电子，从而进行数据擦除。
图3是根据本发明的各个实施例的NAND闪存器件的示意图，该NAND闪存器件能够包括擦除控制器和操作方法。参考图3， NAND 存储器件100包括存储单元阵列140，该存储单元阵列140包括多个普 通闪存单元MC和虚闪存单元DMC。普通存储单元MC和虚存储单元 DMC的每个包括在控制栅142和沟道或阱区146之间的浮置栅144。 每个NAND串包括串联连接的多个普通闪存单元MC和一个或多个虚 闪存单元DMC。还可以提供一个或多个串选择晶体管SST/GST。普通 字线WL或者虚字线DWL分别被连接至普通闪存单元MC和虚闪存单 元DMC。在图3中，在普通闪存单元的每个串的顶部和底部提供虚闪 存单元DMC。然而，以下将说明还可以提供的其它构造。
出了存储单元阵列140本身以外，还可以提供多个导通栅130、页 缓存器150、驱动器120、高压生成器110以及控制器160。如图3所 示，高压生成器110能够生成字线电压VWL、虚线电压VDL以及选 择线电压VSL，利用本领域技术人员所公知的技术由驱动器120将所 述这些电压施加至各线。以下将说明根据本发明的各个实施例的控制 器160和/或高压生成器110。
图4是表格，其示出根据本发明的各个实施例可以被施加至诸如 图3所示的NAND闪存器件的NAND闪存器件的电压。图4示例了常 规编程、校验和读操作。在常规编程操作中，编程电压Vpgm被施加 至被选择字线，而导通电压Vpass被施加至未被选择字线和虚字线。在 校验操作中，校验电压Vvfy被施加至被选择字线，而读电压Vread被 施加至未被选择字线和虚字线。在读操作中，将OV施加至被选择字线， 而将读电压Vread施加至未被选择字线和虚字线。
现在参考图4的擦除操作，在图4中由"本发明"所示，可以看 出，在擦除操作期间，不同的预定偏压被经由虚字线施加至虚闪存单 元，然后经由被选择字线施加至被选择普通闪存单元。在此如下所用 地，"预定"偏压意味着生成特定偏压并将其施加至给出的闪存单元， 而不允许该指出的闪存单元浮置。更具体地讲，在图4的实施例中，将0V施加至被选择字线，而将预定电压VDL、 Vpass、 Vread、 Vssl 或者Vbl施加至虚字线。以下将详细说明这些电压。
仍然参考图4的擦除列，Vpass、 Vread、 VDL、 Vssl或者Vbl的 电压被施加至虚字线。Vpass对应于导通偏压，该导通电压在编程操作 期间被施加至未被选择字线或者虚字线。Vread对应于在读操作期间被 施加至未被选择字线或者虚字线的电压。在图4的一些实施例中，导 通电压Vpass可以是8V，而读电压可以是6V。 VDL是小于在擦除操 作期间由集成电路闪存器件的阱耦合至浮置虚闪存单元的电压的预定 偏压。Vssl对应于在编程期间被施加至串选择器晶体管的串选择器线 (String-Selector Line, SSL)的电压。最后，Vbl是编程操作期间被施 加至编程禁止情况下的位线的电压。
更具体而言，通常地，利用字线和与其相关联的P阱之间的电压 差来擦除存储单元。在图4的操作中，可以将擦除电压Verase，例如 20V,施加至P阱。利用虚字线和P阱之间的电压差来软擦除虚单元。 因此，VDL被设置为预定偏压，该预定偏压大于0V并且小于在浮置 虚单元的情况下由Verase耦合的虚字线电压。通过软擦除来复位异常 虚单元，以便能够减少读操作的差错。在图4的一些实施例中，可以 利用集成电路闪存器件的阱将大约18V耦合至浮置的虚闪存单元，从 而使得VDL可以是在本发明的一些实施例中生成并施加的、大约16V 或者大约17V的预定偏压。
因此，本发明的擦除操作可以在虚闪存单元的栅和集成电路闪存 器件的阱之间提供电位差，该电位差小于擦除操作期间在普通闪存单 元的浮置栅和集成电路闪存器件的阱之间的电位差。
从图4的实施例可以总结出，根据本发明的一些实施例的集成电 路闪存器件构造有擦除控制器，该擦除控制器用于将第一预定偏压施 加至虚闪存单元，该第一预定偏压对应于(1)在编程操作期间被施
16加至虚闪存单元的电压(Vpass) ， (2)在读操作期间被施加至虚闪存 单元的电压(Vread) ， (3)小于在擦除操作期间由集成电路闪存器件 的阱耦合至浮置的虚闪存单元的电压的预定电压(VDL) ， (4)在编 程操作期间被施加至串选择器晶体管的电压(Vssl)，或者(5)在编 程操作期间被施加至编程禁止情况下的位线的电压(Vbl);并且，该 擦除控制器还用于在将第一预定偏压施加至虚闪存单元的同时分别将 (l)小于Vpass， (2)小于Vread， (3)小于VDL， (4)小于Vssl， 或者(5)小于Vbl，诸如OV，的偏压施加至普通闪存单元。
图5A-5C示出图3的集成电路闪存单元阵列140的可选实施例。 返回参考图3，在每串普通存储单元MC的顶部和底部使用单个虚存储 单元。形成对比的是，在图5A中，在每串普通存储单元的顶部和底部 使用两个虚存储单元。在图5B的实施例中，在每个NAND串的顶部 使用单个虚单元，而在该每个NAND串的底部使用一对虚单元，而在 图5C中，在给出NAND串的顶部使用两个虚单元，而在该给出NAND 串的底部使用单个虚单元。在本发明的各个实施例中，可以使用各种 其它的虚单元和普通单元的构造，而在此不需要进一步说明。
参考图3和4，如已经说明地，本发明的一些实施例在擦除操作中 提供导通电压Vpass或者读电压Vread给虚字线。在这些实施例中，可 以使用现有的高压生成器110，并且可以修改驱动器120和/或控制器 160以在擦除操作期间提供读电压Vread或者导通电压Vpass至虚字 线。因此，如图6所示，高压生成器110'可以包括字线电压生成器115， 其施加字线电压VWL并生成导通电压Vpass或者读电压Vread。还可 以生成串选择器线偏压和位线偏压。还可以提供擦除电压生成器116 和选择线电压生成器117。因此，可以施加偏压Vread或者Vpass至虚 字线，并且不需要提供额外的虚线电压生成器。响应于从控制器160 传输的并且表示擦除模式的模式信号ERS，高压生成器110'生成擦除 操作电压。相比而言，当生成的虚字线电压VDL小于由集成电路闪存器件的
阱耦合至浮置的虚闪存单元的电压时，可能需要提供用于该预定偏压
VDL的分立的生成器。因此，如图7所示，可以提供传统的字线电压 生成器lll、擦除电压生成器113以及选择线电压生成器114。然而， 如上文所述，还可以提供生成虚线电压VDL的VDL生成器112。响应 于从控制器160传输的并且表示擦除操作的模式信号ERS，高压生成 器110'，生成擦除操作电压。因此，可以在高压生成器110"中提供分立 的VDL生成器112，以生成VDL电压，然后在擦除期间将该VDL电 压施加至虚单元。
图8总结根据本发明的各个实施例用于擦除集成电路闪存器件的 控制器和方法。实施例3对应于图4中的由"本发明"所指示的第二 列，其中，SSL和GSL是浮置的(由F标识)，为P阱或块(bulk) 提供擦除电压Vwell，被选择字线被偏置在0V，并且虚字线被偏置在 Vread、 Vpass、 VDL、 Vssl或者Vbl。这里，实施例3示出本发明的实 施例，其中，构造擦除控制器以在擦除操作期间将第一预定偏压施加 至虚闪存单元，该第一预定偏压对应于(l)Vpass， (2)Vread， (3) VDL， (4) Vssl，或者(5) Vbl;以及同时地在擦除操作期间分别将 (l)小于Vpass， (2)小于Vread， (3)小于VDL， (4)小于Vssl， 或者(5)小于Vbl，诸如0V，的偏压施加到普通闪存单元。
相比而言，在实施例1中，虚线被偏置在8V，被选择字线被偏置 在0V，而块或者阱被偏置在20V。因此，实施例l示出本发明的下述 实施例，其中，构造擦除控制器，以在擦除操作期间同时地施加诸如 8V的第一预定正偏压至虚闪存单元并施加诸如OV的小于该第一预定 偏压的第二预定正偏压至普通闪存单元，同时将诸如20V的正阱电压 施加到集成电路闪存器件的阱。
此外，在实施例2中，在擦除操作期间，将虚单元偏置在OV，将 被选择字线偏置在-10V，以及将块或者阱偏置在IOV。因此，实施例2
18示出本发明的下述实施例，其中，构造擦除控制器，以在擦除操作期 间同时地施加诸如-10V的第二负偏压至普通闪存单元并施加诸如0V
的、负得比该第二负偏压少的第一偏压至虚闪存单元，同时将诸如10V
的正阱电压施加至集成电路闪存器件的阱。
在图8所示的每个情况中，在擦除期间，普通字线和阱之间的电 位差大于在虚字线和阱之间的电位差。更具体而言，在实施例3中， 普通单元电压和阱电压之间的差为Vwell减去0V或者为Vwell，而虚 字线和阱之间的差为Vwell减去Vread或者Vpass或者VDL，使得在 擦除期间普通单元和阱之间的电位差大于虚单元和阱之间的电位差。 类似地，在实施例2中，普通单元和阱之间的电位差为10V减去-10V 或者为20V,而虚单元和阱之间的电位差为IOV减去OV或者为IOV。 最后，在实施例1中，普通单元和阱之间的差为20V减去OV或者为 20V，而虚单元和阱之间的差为20V减去8V或者为12V。因此，在全 部这些实施例中，在擦除期间，普通单元和阱之间的电位差大于虚单 元和阱之间的电位差。换个说法也就是，第一和第二预定偏压被分别 施加至虚闪存单元和普通闪存单元，以使得在擦除操作期间，虚闪存 单元的栅和集成电路闪存器件的阱之间的电位差小于普通闪存单元的 栅和集成电路闪存器件的阱之间的电位差。
图9是根据本发明的各个实施例可以执行以擦除集成电路闪存器 件的操作的流程图。通过高压生成器IIO、 110'、 110"结合图3的控制 器160和驱动器120，来执行这些实施例。具体而言，参考图9，在方 框910，生成擦除电压Vera、字线电压VWL、虚线电压VDL以及选 择线电压VSL。如上文已经说明地，也可以用导通电压Vpass、读电压 Vread、串选择器线偏压Vssl或者位线偏压Vbl来替代预定虚线偏压 VDL。然后，在方框920，通过将VDL、 Vpass、 Vread、 Vssl或者Vbl 提供至虚字线，以及提供所示的其它电压，可以将生成的电压供给至 单元阵列。然后，在方框930执行擦除校验操作，并且如果擦賒校验 操作成功，则擦除结束。如果未成功，则再次执行方框910、 920和930的操作。
图10是NAND闪存器件的整个框图，其包括根据本发明所述任 一实施例的存储单元阵列310。提供页缓存器320和Y选通电路330， 以及控制/解码器电路340，其响应于命令CMD和地址ADDRESS。图 11示出图10的NAND单元阵列310和控制/解码器电路340。
根据本发明的各个实施例的存储器件可以被与主机装置相结合地 应用，该主机装置被构造以将信息写入存储器件和将信息从存储器件 读出。因此，例如，图12示出存储卡530，其包括根据本发明的任意 实施例的存储控制器520和存储器510。图13示出数字照相机55中的 存储卡530的使用。图14示出无线终端中的存储卡530的使用，无线 终端诸如移动电话500。图15示出与诸如MP3播放器或者其它便携式 播放设备的便携式媒体播放器600相结合的、根据本发明的任意实施 例的存储器件510，并且图15还可以包括存储控制器520、装置控制 器610、接口 630以及呈现部件620。图16示出与通用主机700相结 合的存储器510，而图17示出将存储器510和存储控制器520集成到 卡530上并且与主机700 —起使用，该主机700可以是个人电脑。图 18示出卡800，该卡800包括CPU 810和存储器510，并且其可被包含 于如图19所示的笔记本电脑800中。可以替换或者附加于硬盘驱动器 来使用卡800。图20包括车辆800，其包括微处理器800，该微处理器 800具有CPU 810和根据本发明的任意实施例的存储器510，微处理器 800可以被用作车辆导航系统的一部分。最后，图21示出存储卡530， 其包括根据本发明的任意实施例的存储器510和存储控制器520，该存 储卡530可以被用作飞行器导航系统的一部分。
在附图和说明书中，已经公开了本发明的实施例，并且虽然采用 了特定术语，但是它们仅用于概括和说明，而不用于限制，本发明的 范围如下述权利要求所述。
20
权利要求
1. 一种集成电路闪存器件，包括普通闪存单元的阵列；虚闪存单元的阵列；以及擦除控制器，被构造为在所述集成电路闪存器件的擦除操作期间，向所述虚闪存单元和所述普通闪存单元同时分别施加预定且不同的第一和第二偏压，以使得在所述擦除操作期间，所述虚闪存单元的栅和所述集成电路闪存器件的阱之间的电位差小于所述普通闪存单元的栅和所述集成电路闪存器件的所述阱之间的电位差。
2. 根据权利要求1所述的集成电路闪存器件，其中，所述擦除控 制器被构造为在所述擦除操作期间，对所述虚闪存单元施加第一预 定偏压，所述第一预定偏压对应于(1)在编程操作期间被施加至所述 虚闪存单元的电压(Vpass) ， (2)在读操作期间被施加至所述虚闪存 单元的电压(Vread) , (3)小于在所述擦除操作期间由所述集成电路 闪存器件的所述阱耦合至浮置的虚闪存单元的电压的预定电压(VDL)， (4)在编程操作期间被施加至串选择器晶体管的电压(Vssl) 或者(5)在编程操作期间在编程禁止情况下被施加至位线的电压(Vbl)，以及同时地分别将(1)小于Vpass， (2)小于Vread， (3) 小于VDL， (4)小于Vssl或者(5)小于Vbl,的预定偏压施加到所 述普通闪存单元。
3. 根据权利要求l所述的集成电路闪存器件，其中，所述擦除控 制器被构造为在所述擦除操作期间，对所述虚闪存单元施加第一预 定偏压，所述第一预定偏压对应于(1)在编程操作期间被施加至所述 虚闪存单元的电压(Vpass) ， (2)在读操作期间被施加至所述虚闪存 单元的电压(Vread) ， (3)小于在所述擦除操作期间由所述集成电路 闪存器件的所述阱耦合至浮置的虚闪存单元的电压的预定电压(VDL)， (4)在编程操作期间被施加至串选择器晶体管的电压(Vssl)或者(5)在编程操作期间在编程禁止情况下被施加至位线的电压(Vbl)，以及同时地将OV的偏压施加至所述普通闪存单元。
4. 根据权利要求l所述的集成电路闪存器件，其中，所述擦除控制器被构造为在所述擦除操作期间，同时地将第一预定正偏压施加 至所述虚闪存单元并将小于所述第一预定正偏压的第二预定正偏压施 加至所述普通闪存单元，同时将正阱电压施加至所述集成电路闪存器 件的阱。
5. 根据权利要求l所述的集成电路闪存器件，其中，所述擦除控制器被构造为在所述擦除操作期间，同时地将第二负偏压施加至所 述普通闪存单元并将负得比所述第二负偏压少的第一偏压施加至所述 虚闪存单元，同时将正阱电压施加至所述集成电路闪存器件的阱。
6. 根据权利要求l所述的集成电路闪存器件，还包括 高压生成器，被构造为提供在编程操作期间被施加至所述虚闪存单元的电压Vpass，在读操作期间被施加至所述虚闪存单元的电压 Vread，在编程操作期间被施加至串选择器晶体管的电压Vssl，以及在 编程操作期间在编程禁止情况下被施加至位线的电压Vbl;其中，所述擦除控制器被构造为在所述擦除操作期间将Vpass、 Vread、 Vssl或者Vbl施加至所述虚闪存单元，以及同时地在所述擦除 操作期间分别将小于Vpass、 Vread、 Vssl或者Vbl的偏压施加至所述 普通闪存单元。
7. 根据权利要求1所述的集成电路闪存器件，还包括 高压生成器，被构造为在编程操作期间，提供被施加至所述虚闪存单元的电压Vpass和在读操作期间被施加至所述虚闪存单元的电 压Vread，在编程操作期间被施加至串选择器晶体管的电压Vssl，以及 在编程操作期间在编程禁止情况下被施加至位线的电压Vbl;所述高压生成器还被构造为生成虚线电压VDL，所述虚线电压VDL小于在所述擦除操作期间由所述集成电路闪存器件的所述阱耦合 至浮置的虚闪存单元的电压；其中，所述擦除控制器被构造为在所述擦除操作期间施加VDL 至所述虚闪存单元，以及同时地在所述擦除操作期间施加小于VDL的 偏压至所述普通闪存单元。
8. 根据权利要求1所述的集成电路闪存器件，其中， 多个普通闪存单元和至少一个虚闪存单元被串行连接以提供NAND闪存器件。
9. 根据权利要求l所述的集成电路闪存器件，其与主机装置相结 合，所述主机装置被构造为写入信息至所述闪存器件和从所述闪存器 件读取信息。
10. 根据权利要求9所述的集成电路闪存器件，其中， 所述主机装置包括存储控制器、微处理器、照相机、无线终端、便携式媒体播放器、台式电脑、笔记本电脑和/或车辆导航系统。
11. 一种集成电路闪存器件，包括普通闪存单元的阵列； 虚闪存单元的阵列；以及擦除控制器，被构造为在所述集成电路闪存器件的擦除操作期 间，对所述虚闪存单元与所述普通闪存单元同时施加不同的预定偏压。
12. 根据权利要求ll所述的集成电路闪存器件，其中，所述擦除 控制器被构造为在所述擦除操作期间，对所述虚闪存单元施加读偏压、导通偏压、串选择器线偏压、位线偏压或者小于浮置电压的预定 偏压，并且同时地对于所述普通闪存单元施加偏压，该偏压分别小于 所述读偏压、所述导通偏压、所述串选择器线偏压、所述位线偏压或 者小于所述浮置电压的所述预定偏压。
13. 根据权利要求11所述的集成电路闪存器件，其中， 所述擦除控制器被构造为在所述擦除操作期间，同时地将第一预定正偏压施加至所述虚闪存单元并将小于所述第一预定正偏压的第 二预定正偏压施加至所述普通闪存单元。
14. 根据权利要求ll所述的集成电路闪存器件，其中，所述擦除 控制器被构造为在所述擦除操作期间，同时地将第二负偏压施加至 所述普通闪存单元并将负得比所述第二负偏压少的第一偏压施加至所 述虚闪存单元。
15. 根据权利要求ll所述的集成电路闪存器件，其中，在所述擦 除操作期间，所述不同的预定偏压排除浮置所述虚闪存单元或者所述 普通闪存单元。
16. —种擦除集成电路闪存器件的方法，该集成电路闪存器件包括普通闪存单元的阵列和虚闪存单元的阵列，该方法包括在所述集成电路闪存器件的擦除操作期间，向所述虚闪存单元和 所述普通闪存单元同时分别施加预定且不同的第一和第二偏压，以使 得在所述擦除操作期间，所述虚闪存单元的栅和所述集成电路闪存器 件的阱之间的电位差小于所述普通闪存单元的栅和所述集成电路闪存 器件的所述阱之间的电位差。
17. 根据权利要求16所述的方法，其中，同时施加偏压包括在 所述擦除操作期间，对所述虚闪存单元施加第一预定偏压，所述第一 预定偏压对应于(1)在编程操作期间被施加至所述虚闪存单元的电压(Vpass)， (2)在读操作期间被施加至所述虚闪存单元的电压(Vread)， (3)小于在所述擦除操作期间由所述集成电路闪存器件的所述阱耦合 至浮置的虚闪存单元的电压的预定电压(VDL) ， (4)在编程操作期 间被施加至串选择器晶体管的电压(Vssl)，或者(5)在编程操作期间在编程禁止情况下被施加至位线的电压(Vb])，以及同时地分别将(1)小于Vpass， (2)小于Vread， (3)小于VDL， (4)小于Vssl 或者(5)小于Vbl的偏压施加到所述普通闪存单元。
18. 根据权利要求16所述的方法，其中，同时地施加偏压包括 在所述擦除操作期间，对所述虚闪存单元施加第一预定偏压，所述第 一预定偏压对应于(1)在编程操作期间被施加至所述虚闪存单元的电 压(Vpass) ，(2)在读操作期间被施加至所述虚闪存单元的电压(Vread) ， (3)小于在所述擦除操作期间由所述集成电路闪存器件的 所述阱耦合至浮置的虚闪存单元的电压的预定电压(VDL) ， (4)在 编程操作期间被施加至串选择器晶体管的电压(VssD或者(5)在编 程操作期间在编程禁止情况下被施加至位线的电压(Vbl)，以及同时 地将0V的偏压施加至所述普通闪存单元。
19. 根据权利要求16所述的方法，其中，同时地施加偏压包括 在所述擦除操作期间，同时地将第一预定正偏压施加至所述虚闪存单 元并将小于所述第一预定正偏压的第二预定偏压施加至所述普通闪存 单元，同时将正阱电压施加至所述集成电路闪存器件的阱。
20. 根据权利要求16所述的方法，其中，同时地施加偏压包括 在所述擦除操作期间同时地将第二负偏压施加至所述普通闪存单元并 将负得比所述第二负偏压少的第一偏压施加至所述虚闪存单元，同时 将正阱电压施加至所述集成电路闪存器件的阱。
21. —种擦除集成电路闪存器件的方法，该集成电路闪存器件包 括普通闪存单元的阵列和虚闪存单元的阵列，该方法包括在所述集 成电路闪存器件的擦除操作期间，对所述虚闪存单元同时地施加与所 述普通闪存单元不同的预定偏压。
22. 根据权利要求21所述的方法，其中，同时地施加不同的预定偏压包括在所述擦除操作期间，对所述虚闪存单元施加读偏压、导 通偏压、串选择器线偏压、位线偏压或者小于浮置电压的预定偏压； 以及同时地分别对于所述普通闪存单元施加小于所述读偏压、所述导 通偏压、所述串选择器线偏压、所述位线偏压或者小于所述浮置电压 的所述预定偏压的偏压。
23. 根据权利要求21所述的方法，其中，同时地施加不同的预定偏压包括在所述擦除操作期间，将第一预定正偏压施加至所述虚闪 存单元，并将小于所述第一预定正偏压的第二预定正偏压施加至所述普通闪存单元。
24. 根据权利要求21所述的方法，其中，同时地施加不同的预定偏压包括在所述擦除操作期间，将第二负偏压施加至所述普通闪存 单元并将负得比所述第二负偏压少的第一偏压施加至所述虚闪存单 元。
25. 根据权利要求21所述的方法，其中，同时地施加不同的预定 偏压排除允许所述虚闪存单元或者所述普通闪存单元在所述擦除操作期间浮置。
全文摘要
本公开提供集成电路闪存器件及其擦除方法。集成电路闪存器件，诸如NAND闪存器件，包括普通闪存单元的阵列；虚闪存单元的阵列；以及擦除控制器。该擦除控制器被构造为在该集成电路闪存器件的擦除操作期间，同时地向虚闪存单元施加与普通闪存单元不同的预定偏压。还公开了与其相关的方法。
文档编号G11C16/04GK101447229SQ200810128909
公开日2009年6月3日 申请日期2008年6月18日 优先权日2007年8月14日
发明者崔正达, 崔炳仁, 李昌炫 申请人:三星电子株式会社