专利名称：不对称静态随机存取存储器的制作方法
技术领域：
本发明是有关于一种存储器电路，特别是有关于一种不对称静态随机存 取存储器。
背景技术：
半导体存储器装置可分为可读写的存储器与只读的存储器，而可读写的
存储器又可分为动态随机存取存储器(Dynamic Random Access Memory, DRAM)及为静态随机存取存储器(Static Random Access Memory, SRAM)两大种类。
微控制处理器(MCU)除了具有逻辑运算单元(ALU)之外，还包括运算用的 静态随机存取存储器(SRAM)和储存开机指令码的只读存储器(ROM),由于开 机时，电源启动重设(POWER ON RESET)电路会将微控制处理器(MCU)设定 到初始状态，然后在初始位置读入开机指令，并将常驻程序下载到存储器 (SRAM)内，由于只读存储器(ROM)及静态随机存取存储器(SRAM)各自会占 去部份定址空间，再加上开机指令在开机时读入后便不再用到，另外，部份 常驻程序也要于开机时，下载到主机存储器内，这些动作会增加开机时间且 消耗功率。
发明内容
有鉴于此，本发明提供一种不对称静态随机存取存储器。不对称静态随 机存取存储器包括至少一个静态随机存取存储单元，静态随机存取存储单元 包括一第一反相器和一第二反相器。第一反相器耦接于第一电源和接地电源之间，并具有第一输出端耦接第一节点和第一输入端耦接第二节点。第二反 相器耦接于第一电源和接地电源之间，并具有第二输入端耦接第一节点和第 二输出端耦接第二节点。其中当第一电源提供给第一反相器和第二反相器时， 静态随机存取存储单元通过第一反相器和第二反相器具有不同导通程度以预 先程序化一特定值。
本发明更提供一种静态随机存取存储单元，其包括第一NMOS晶体管、 第一 PMOS晶体管、第二 NMOS晶体管以及第二 PMOS晶体管。第一 NMOS 晶体管具有第一临界电压，并耦接于第一节点和接地电源之间。第一 PMOS 晶体管具有第二临界电压，并耦接于第一节点和第一电源之间。第二 NMOS 晶体管具有第三临界电压，并耦接于第二节点和接地电源之间。第二 PMOS 晶体管具有第四临界电压，并耦接于第二节点和第一电源之间。其中静态随 机存取存储单元通过第一临界电压、第二临界电压、第三临界电压以及第四 临界电压使上述晶体管具有不同导通程度以预先程序化一特定值。
与现有技术相比，本发明所述方案可以縮短应用上述静态随机存取存储 单元的微控制处理器的开机时间且降低其功率消耗。
图1是显示根据本发明一实施例的具有六晶体管的不对称静态随机存取 存储器。
图2是显示存储器的传送特性曲线图。
图3是显示根据本发明另一实施例的存储器单元电源电路。
图4是显示根据本发明另一实施例的电源供应顺序示意图。
附图标号
100 不对称静态随机存取存储器 101、 102 开关 105 存储单元
6111、 113 NMOS晶体管
112、 114 PMOS晶体管 121、 122 反相器 300 存储器单元电源电路 310 电压斜率供应器 320 比较器
300 存储器单元电源电路
WL 字符线
M、豆 比特线
Vc。re 核心电源
Vdd 电源电位
V— 接地电位
Sl、 Sl'、 S2 传送特性曲线 X、 Y 节点
具体实施例方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举
出较佳实施例，并配合所附图式，作详细说明如下
根据以下实施例可有效縮短应用静态随机存取存储单元的微控制处理器 的开机时间且降低其功率消耗。
本发明主要是利用一层可调整晶体管临界电压(Threshold Voltage, VT)的 离子注入层，将静态随机存储器的晶体管临界电压改变，使对称性改变，之 后有实施例详细说明之，如此一来可以在电源输入时，存储器内的状态会改 变到预定的状态，而被程序化的存储器单元，因临界电压(VT)改变不大，这 些存储器单元仍保有原静态随机存取存储器(SRAM)的电器特性，因此仍可以 再写入数据于其中。图1是显示根据本发明一实施例的具有六晶体管的不对称静态随机存取
存储器(Static Random Access Memory, SRAM) 100。不对称静态随机存取存储器100包括开关101和102以及存储单元105，在本发明一实施例中，开关101和102是NMOS晶体管，但不限定开关为NMOS晶体管，存储单元105是一闩锁电路有两反相器交叉耦接所组成的，第一反相器121包括NMOS晶体管111和PMOS晶体管112，第二反相器122包括NMOS晶体管113和PMOS晶体管114，节点X和Y互为反相以储存数字数据。不对称静态随机存取存储器100可以通过周边装置(图1未显示)的字符线WL和比特线^和^来存取数据。
关于数据存入部份，例如当存储器100写入数据1时，比特线^的电位会拉高到电位Vdd，比特线信号^的电位会拉低到接地电位Vgnd，字符线WL导通NMOS晶体管101和102，因此节点X为高电位而节点Y为低电位。当存储器100写入数据0时，比特线厄的电位会拉低到接地电位Vgnd，比特线信号^Z的电位会拉高到电位Vdd，字符线WL导通NMOS晶体管101和102，因此节点X为低电位而节点Y为高电位。
关于数据读取部份，例如当存储单元105储存数据为1被读取时，会预先充电比特线^至电源电位Vdd，以及比特线^的电位会预先拉低到接地电位Vgnd，再通过字符线WL导通NMOS晶体管101和102，接下来，系统会检测比特线^和^的电位，由于节点X为高电位，节点Y为低电位，比特线^的电位不会被拉低，以及比特线^Z不会被拉高，所以系统得知储存在存储单元105的数据为1。
当存储单元105储存数据为0被读取时，会预先充电比特线^至电源电
位Vdd，以及比特线^的电位会预先拉低到接地电位Vgnd，再通过字符线WL
导通NMOS晶体管101和102，接下来，系统会检测比特线^和^Z的电位，由于节点X为低电位，节点Y为高电位，比特线^的电位会被拉低，而比特线^会被拉高，所以系统得知储存在存储单元105的数据为0。
其中，根据本发明一实施例，NMOS晶体管111和113具有不同的临界电压(VT)，将NMOS晶体管113的临界电压提高0.2伏特，所以NMOS晶体管113的临界电压VT113比NMOS晶体管111的临界电压VTm高0.2伏特，因此当电源输入至存储器100后，静态随机存取存储器的存储单元105会预先被程序化，由于NMOS晶体管lll会比较早导通，所以节点X的电位会被拉低，而节点Y会被拉高，存储单元105会预先被设定为0。然而，本发明不限定只调整NMOS晶体管113，也可以调整其他晶体管111、 112、 114或及其组合，例如NMOS晶体管113的临界电压(VT)提高0.1伏特且PMOS晶体管114的临界电压(VT)降低0.1伏特。
根据本发明另一实施例，将NMOS晶体管111的临界电压提高0.2伏特，所以NMOS晶体管111的临界电压VTm比NMOS晶体管113的临界电压VTm高0.2伏特，因此当电源输入至存储器100后，静态随机存取存储器的存储单元105会预先被程序化，由于NMOS晶体管113会比较早导通，所以节点Y的电位会被拉低，而节点X会被拉高，存储单元105会预先被设定为1。因此存储单元105可以预先设定为l或0。
图2是显示存储器100的传送特性曲线图，曲线Sl是第二反相器122的传送特性曲线，曲线S2是第一反相器121的传送特性曲线，曲线Sl'是当NMOS晶体管113的临界电压(VT)提高0.2伏特的第二反相器122的传送特性曲线，横轴为节点X的电压，纵轴为节点Y的电压。
图3是显示根据本发明另一实施例的存储器单元电源电路300。存储器单元电源电路300包括电压斜率供应器310和比较器320，因此存储器单元电源电路300可以提供一具有特定斜率的核心电源Vc。re。由于周边电路必须先启动使字符线WL先关闭开关101和102以避免比特线^和^影响存储单元105，因此电源启动顺序为(l)周边电路、再来启动(2)存储单元电源电路300，最后(3)存储单元105，如图3所示，存储器单元电源电路300会根据电源电位Vdd提供另一核心电源Ve。M给存储单元105。
图4是显示根据本发明另一实施例的电源供应顺序示意图。如图4所示，电源电压Vdd会比核心电源V,先拉高电位。周边电路会先接收电源电压Vdd，存储单元之后才会接收到核心电源Ve。re，因此周边电路会比存储单元先启动。其中图3的存储器单元电源电路300可以控制输出核心电源V,的斜率。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何熟悉本领域的相关技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视所附的权利要求书为准。
10
权利要求
1、一种不对称静态随机存取存储器，包括至少一个静态随机存取存储单元，其特征在于，所述静态随机存取存储单元包括一第一反相器，耦接于一第一电源和一接地电源之间，具有一第一输出端耦接一第一节点和一第一输入端耦接一第二节点；以及一第二反相器，耦接于所述第一电源和所述接地电源之间，具有一第二输入端耦接所述第一节点和一第二输出端耦接所述第二节点；其中当所述第一电源提供给所述第一反相器和所述第二反相器时，所述静态随机存取存储单元通过所述第一反相器和所述第二反相器具有不同导通程度以预先程序化一特定值。
2、 如权利要求1所述的存储器，其特征在于，所述第一反相器包括一第一NMOS晶体管，具有一第一临界电压，耦接于所述第一节点和所 述接地电源之间；以及一第一PMOS晶体管，具有一第二临界电压，耦接于所述第一节点和所 述第一电源之间。
3、 如权利要求2所述的存储器，其特征在于，所述第二反相器包括 一第二NMOS晶体管，具有一第三临界电压，耦接于所述第二节点和所述接地电源之间；以及一第二PMOS晶体管，具有一第四临界电压，耦接于所述第二节点和所 述第一电源之间。
4、 如权利要求3所述的存储器，其特征在于，所述静态随机存取存储单 元通过所述第一临界电压、所述第二临界电压、所述第三临界电压以及所述 第四临界电压使所述第一反相器和所述第二反相器具有不同导通程度以预先 程序化所述特定值。
5、 如权利要求3所述的存储器，其特征在于，所述第四临界电压等于所述第三临界电压且所述第一临界电压不等于所述第三临界电压。
6、 如权利要求5所述的存储器，其特征在于，当所述第一临界电压比所述第三临界电压高或低时，所述静态随机存取存储单元会预先程序化所述特定值。
7、 如权利要求3所述的存储器，其特征在于，所述第四临界电压不等于所述第三临界电压且所述第一临界电压等于所述第三临界电压。
8、 如权利要求7所述的存储器，其特征在于，当所述第二临界电压比所述第四临界电压高或低时，所述静态随机存取存储单元会预先程序化所述特定值。
9、 如权利要求3所述的存储器，其特征在于，所述第一临界电压、所述第二临界电压、所述第三临界电压以及所述第四临界电压是分别通过调整所述第一 NMOS晶体管、所述第一 PMOS晶体管、所述第二 NMOS晶体管以及所述第二PMOS晶体管的离子注入层来控制的。
10、 如权利要求3所述的存储器，其特征在于，还包括一第一开关，根据一字符线导通以传送一比特线的信号至所述第一节点；以及一第二开关，根据所述字符线导通以传送一反相比特线的信号至所述第二节点。
11、 一种静态随机存取存储单元，其特征在于，所述的存储单元包括一第一NMOS晶体管，具有一第一临界电压，耦接于一第一节点和一接地电源之间；一第一PMOS晶体管，具有一第二临界电压，耦接于所述第一节点和一第一电源之间；一第二NMOS晶体管，具有一第三临界电压，耦接于一第二节点和所述接地电源之间；以及一第二PMOS晶体管，具有一第四临界电压，耦接于所述第二节点和所述第一电源之间；其中所述静态随机存取存储单元通过所述第一临界电压、所述第二临界电压、所述第三临界电压以及所述第四临界电压使所述晶体管具有不同导通程度以预先程序化所述特定值。
12、 如权利要求ll所述的存储单元，其特征在于，当所述第一临界电压比所述第三临界电压高或低时，所述静态随机存取存储单元会预先程序化所述特定值。
13、 如权利要求ll所述的存储单元，其特征在于，当所述第二临界电压比所述第四临界电压高或低时，所述静态随机存取存储单元会预先程序化所述特定值。
14、 如权利要求ll所述的存储单元，其特征在于，所述第一临界电压、所述第二临界电压、所述第三临界电压以及所述第四临界电压是分别通过调整所述第一 NMOS晶体管、所述第一 PMOS晶体管、所述第二 NMOS晶体管以及所述第二PMOS晶体管的离子注入层来控制的。
全文摘要
本发明提供一种不对称静态随机存取存储器，包括至少一个静态随机存取存储单元，静态随机存取存储单元包括一第一反相器和一第二反相器。第一反相器耦接于第一电源和接地电源之间，并具有第一输出端耦接第一节点和第一输入端耦接第二节点。第二反相器耦接于第一电源和接地电源之间，并具有第二输入端耦接第一节点和第二输出端耦接第二节点。其中当第一电源提供给第一反相器和第二反相器时，静态随机存取存储单元通过第一反相器和第二反相器具有不同导通程度以预先程序化一特定值。
文档编号G11C11/41GK101650969SQ200810131388
公开日2010年2月17日 申请日期2008年8月11日 优先权日2008年8月11日
发明者张家铨, 钟毅勋, 陈伟松, 陈瑞隆 申请人:世界先进积体电路股份有限公司