专利名称：操作非易失性存储器件的方法
技术领域：
本发明涉及对非易失性存储器件的编程，更具体而言，涉及一种操作 非易失性存储器件的方法，其中可才艮据编程速度设置忽略电压。
背景技术：
对于可执行电编程和擦除并在不供电时也可保持数据的非易失性存 储器件的需求正不断增长。此外，为了开发能够存储大量数据的大容量存 储器件而开发了存储单元的高度集成技术。为此，提出了与非(NAND) 型闪速存储器件，在这种闪速存储器件中，多个存储单元串联连接以构成 一个串，多个串构成一个存储单元阵列。
通常，闪速存储单元包括栅，其中在半导体衬底上堆叠有隧道绝缘 层、浮动栅、电介质层和控制栅；以及结，其在栅两侧的半导体衬底中形 成。当热电子被注入浮动栅中时，闪速存储单元被执行编程，而当注入的 电子通过Fowler-Nordheim (F-N)隧道效应放电时，闪速存储单元被执 行擦除。
图1A是示出了闪速存储器件的单位串的视图。
参照图1A, NAND闪速存储器件的单位串包括存储单元 MC0......MC31 ，这些存储单元串联连接在用于选择单位串的漏极选择晶
体管DST和用于选择地的源极选择晶体管SST之间。每个存储单元具有 栅，其中堆叠有浮动栅和控制栅。
单位串与位线BL相连接。与单位串和位线相连接的多个结构并联连 接，从而构成一个块。各块基于位线触点对称地排列。选择晶体管DST、
4SST和存储单元MCO......MC31以行和列的矩阵形式排列。排列在同一
列中的漏极选择晶体管DST和源^U^择晶体管SST的相t极分别与漏极选 择线DSL和源极选择线SSL相连接。排列在同一列中的存储单元
MC0......MC31的栅极亦与多个对应字线WL0......WL31相连接。此夕卜，
漏fc^择晶体管DST的漏极与位线BL相连接，源极选择晶体管SST的 源极与公共源极线CSL相连接。
下面描述对上述构造的NAND闪速存储器件的编程操作。
执行编程^Mt的方法是向选中位线施加OV并向选中字线施加编程 电压Vpgm，使得沟道区的电子通过Fowler-Nordheim (F-N)隧道效应 被注入浮动栅中，其中由于选中存储单元的控制栅和沟道区之间的高电压 差而发生Fowler-Nordheim (F-N)随道效应。
然而，编程电压Vpgm不仅施加于选中存储单元，而且施加于沿着 同 一字线排列的未选中存储单元，使得连接到同 一字线的未选中存储单元 亦被执行编程。此现象称为编程干扰。为了防止这种编程干扰，通过将包 括连接到选中字线和未选中位线的未选中存储单元在内的串的漏极选择 晶体管DST的源极充电至电平(Vcc-Vth)(其中Vcc是电源电压，Vth 是该漏极选择晶体管的阈值电压)，来提升属于同一个串的存储单元的沟 道电压Vch，从而防止未选中存储单元被执行编程。向选中字线施加编程 电压Vpgm,而向未选中字线施加忽略电压Vpass。
换言之，如图1A所示，当选中第30个字线时，如果向第30个字线 WL29施加编程电压Vpgm，向其余字线施加忽略电压Vpass，并关断漏 极选择晶体管DST和源fc^择晶体管SST，则发生沟道升压。因此，在 形成沟道的情况下，沟道电压升高，如图1A所示，从而可防止未选中存 储单元被执行编程。为此，必须有效地执行沟道升压。
此外，在构成串的存储单元中被编程单元的数目4艮多时，沟道升压减 弱。为了防止此问题，可提供如下字线电压。
图1B是图示了根据闪速存储器件的擦除区自升压(EASB)方法向 字线供给电压的视图。
图1B图示了用于防止被编程单元升压的EASB方法。为了实现编程 禁止，关断第29个字线WL28，即，要编程的第30个字线WL29的SSL 线侧的一字线，以便在第1个字线WLO和第30个字线WL29之间形成 低沟道升压区，并在第30个字线WL29和第32个字线WL31之间形成高沟道升压区。
图1C是图IB的局部放大视图。
图1C示出了图IB中的区100的放大视图。如图1C所示，由于当 发生高沟道升压时发生栅致漏极泄漏(GIDL)现象，所以可使产生的电 子的数目增加，并且可能发生因高电位差造成的强电场产生的热电子引起 的干扰失效。
图2是示出了沟道升压电平与编程干扰之间的关系的曲线图。
从图2中可看出，当沟道升压电平低时，可能发生因F-N隧道效应 引起的编程干扰，而当沟道升压电平高时，可能发生因热电子注入引起的 编程干扰。因此，需要一种控制施加于字线的忽略电压Vpass以改善沟道 升压的方法。
发明内容
本发明涉及一种操作非易失性存储器件的方法，其中可根据编程速度 控制用于防止对非易失性存储器编程的沟道升压的忽略电压。
依照根据本发明的一方面的操作非易失性存储器件的方法，可通过向 构成存储块的存储单元的字线施加第 一编程电压来执行第 一编程^Mt 。根 据第一编程^Mt的结果，首次测量存储单元的阈值电压。可使用第二编程 电压执行第二编程操作，第二编程电压可与第一编程电压不同。例如，可 将第二编程电压被增大第一阈值电压与第二阈值电压之差那样大的量，其 中第一阈值电压是首次测量的阈值电压中的最低电压电平，第二阈值电压 是首次测量的阈值电压中的中间电压电平。可通过在每次迭代时增大第二 编程电压来重复执行第二编程^Mt。例如，可将第二编程电压增大固定量 比如第一与第二阈值电压之差，直到最低阈值电压变得大于编程發汪电 压。然后可通过反映第一电压电平来i殳置忽略电压，其中第一电压电平是 在最后一个编程执行步骤中施加的编程电压与第一编程电压之差。
第二阈值电压是大多数存储单元的阈值电压电平。
忽略电压的设置值是:将在执行第 一编程操作之前设置的参考忽略电 压减去第一电压电平所得的结果。
在设置忽略电压之后，对存储块执行擦除，并在后续操作中使用设置 的忽略电压。依照根据本发明的另 一方面的操作非易失性存储器件的方法，可设置 构成存储块的存储单元的标准阈值电压电平。可通过向存储单元的字线施 加第一编程电压来执行编程操作。根据编程操作的结果，首次测量存储单 元的阈值电压。可将首次测量的阈值电压中的中间电压电平设置为代表性
阈值电压。可通itJl映标准阈值电压电平与代表性阈值电压电平之间的电 压差来设置忽略电压。
代表性阈值电压可以是大多数存储单元的阈值电压电平。
忽略电压的设置值可以是:将在执行编程操作之前设置的参考忽略电 压减去第一电压电平所得的结果。
在设置忽略电压之后，可对存储块执行擦除，并可在后续操作中使用 设置的忽略电压。
依照根据本发明的又一方面的操作非易失性存储器件的方法，可设置 构成存储块的存储单元的标准阈值电压电平。可通过向存储单元的字线施 加第一编程电压来执行编程操作。根据编程^Mt的结果，首次测量存储单 元的阈值电压。可才艮据标准阈值电压电平与代表性阈值电压电平之间的电 压差来设置编程电压差。可通it^映设置的编程电压差来设置忽略电压。
代表性阈值电压可以是大多数存储单元的阈值电压电平。
忽略电压的设置值可以是将在执行编程操作之前设置的参考忽略电 压减去第一电压电平所得的结果。
在设置忽略电压之后，可对存储块执行擦除，并在后续操作中使用设 置的忽略电压。
图1A是示出了闪速存储器件的单位串的视图。
图1B是图示了根据闪速存储器件的EASB方法向字线供给电压的视图。
图1C是图1B的局部放大视图。
图2是示出了沟道升压电平与编程干扰之间的关系的曲线图。 图3是图示了根据本发明的第一实施例的编程操作的流程图。 图4是图示了根据本发明的第二实施例的编程操作的流程图。图5是图示了根据本发明的第三实施例的编程操作的流程图。
图6是示出了依照根据本发明一个实施例的忽略电压设置结果的沟 道升压电平与编程干扰之间的关系的曲线图。
具体实施例方式
现在，参照附图描述根据本发明的特定实施例。然而，本发明不限于 公开的实施例，而是可以按各种方式实施。提供实施例以公开本发明并允 许本领域的技术人员更好地理解本发明的范围。本发明由权利要求的范畴 来限定。
本发明涉及通过将编程速度与忽略电压相关联来设置编程速度和忽 略电压，其原理在下面描述。
通常，当耦合率高时，以及当尽管耦合率相对小但隧道氧化物(即， 衬底和浮动栅)之间的带隙薄时，编程速度变快。增大编程速度的主要因 素与沟道升压的主要因素(即，忽略电压)之间有紧密关系。
由此，当编程速度快时，由于升压率增大，甚至在同一忽略电压Vpass 下，升压电平也升高。因而，可通过与编程il^相关联地^:置忽略电压来 维持恒定的升压电平。
图3是图示了根据本发明的一个实施例的编程操作的流程图。
参照图3，在步骤S301，在设置存储单元的整体分布之后，设置编程 结束电压Vre^nd (即，参考)和与编程结束电压相关联的参考编程忽略 电压Vre_pass。
接着，在步骤S303，使用第一编程电压Vpgml对存储单元执行第一 编程。此时，向选中字线施加第一编程电压Vpgml,而向未选中字线施 加参考编程忽略电压Vre_pass。
在第一编程之后，在步骤S305,通过扫描存储单元的阈值电压来测 量单元分布。此时，测量阈值电压分布中的中间阈值电压电平Vtl和最低 阈值电压电平Val。阈值电压Vtl是大多数存储单元的阈值电压电平。
在这种情况下，测量存储单元的阈值电压的方法可主要包括至少两种 类型。在第一种方法中，必须知道参考存储单元的编程电压以及在使用相 应编程电压编程时参考存储单元的阈值电压。在这种状况下，对测试存储 单元执行编程，同时将编程电压升高一阶跃电压，并测量用来对测试存单元执行编程的编程电压。接着，将参考存储单元的阈值电压和编程电压 与测试存储单元的测量编程电压相比较，来估计阈值电压。
在第二种方法中，首先必须知道在被完全编程时参考存储单元的阈值 电压和编程脉冲的数目。可通过在对存储单元执行编程之前检查编程步骤 的数目来估计待测量阈值电压的存储单元的阈值电压。
现正在使用以上方法，而不对其进行详细描述。
在得到阈值电压Vtl、 Val之后，将该编程电压改变为下一编程电压， 然后在步骤S307执行第二编程。
用于第二编程的第二编程电压用如下等式计算
等式1
Vpgm2 = Vpgml + (Vtl — Val)
在使用第二编程电压Vpgm2执行第二编程之后，再次扫描存储单元 的阈值电压。在步骤S309，测量扫描阈值电压分布中的最低阈值电压电 平Va2和大多数存储单元的阈值电压电平Vt2。
然后，在步骤S311,确定根据第二编程的结果测量的阈值电压电平 Va2是否等于或大于發江电压Vverify。如果根据确定的结果，阈值电压 电平Va2等于或大于验汪电压Vverify,则停止第二编程，并在步骤S313 i殳置忽略电压Vpass。
此时，可通过将参考编程忽略电压Vre_pass减去第二编程停止时第 一编程电压Vpgml与编程电压Vpgm2的电压差来"i殳置忽略电压Vpass。
等式2
△Vpass-耦合率x A—
这里，AVpass表示反映在参考编程忽略电压Vre_pass中的忽略电 压的改变量，AVpgm是编程停止时第一编程电压Vpgml与编程电压 Vpgm2之间的电压差，Cr是升压率。
由此，步骤S313中设置的忽略电压Vpass用如下等式计算等式3
Vpass = Vre_pass - AVpass在步骤S315，存储如上所述设置的忽略电压Vpass以供以后使用， 并对存储块执行擦除。这是因为，在步骤S301到S313中为了设置忽略电 压而任意执行了对存储单元的编程，因此在设置忽略电压之后对存储块执 行擦除以便擦除已被任意编程的数据。
此外，如果才艮据步骤S311的确定结果，阈值电压电平Va2不等于或 大于IHE电压Vverify，则使用阈值电压Vt2和阈值电压Va2设置下一编 程电压，并在步骤317执行编程。使用单元分布测量最低阈值电压电平， 然后将该最低阈值电压电平与验汪电压相比较。重复执行此过程。
下面描述用于设置忽略电压的另 一个实施例。
图4是图示了根据本发明的第二实施例的编程操作的流程图。
参考图4，首先，在设置存储单元的整体分布之后，在步骤S401，设 置参考编程电压Vre_pgm、与该参考编程电压相关联的参考阈值电压 Vre一th以及参考编程忽略电压Vrejpass。
接着，在步骤S403，使用参考编程电压Vrejgm对存储单元执行第 一编程。这里，向选中字线施加参考编程电压Vre_pgm,而向未选中字 线施加参考编程忽略电压Vre_pass。
在第一编程之后，在步骤S405,扫描存储单元的阈值电压以便测量 单元分布Vt。此时，将阈值电压分布中的大多数存储单元的阈值电压设 置为代表性阈值电压Vtl,并计算代表性阈值电压Vtl与参考阈值电压 Vre一th之差。
在步骤S407，将忽略电压Vpass调整该阈值电压差那样大的量。等式4
Vpass = Vre_pass - AVpass =Vre_pass - (Vreth — Vt)
在步骤S409，存储如上所述设置的忽略电压Vpass以供以后使用， 并对存储块执行擦除。这是因为，在步骤S401到S407中为了设置忽略电 压而任意执行了对存储单元的编程，因此在设置忽略电压之后对存储块执 行擦除以便擦除已被任意编程的数据。
作为另一个可替选实施例，忽略电压可设置如下。
图5是图示了根据本发明的第三实施例的编程^Mt的流程图。参考图5，在设置存储单元的整体分布之后，在步骤S501，设置参考 编程电压Vre_pgm、与该参考编程电压相关联的参考阈值电压Vre一th以 及参考编程忽略电压Vre_pass。
接着，在步骤S503，使用参考编程电压Vrejgm对存储单元执行第 一编程。这里，向选中字线施加参考编程电压Vre_pgm，而向未选中字 线施加参考编程忽略电压Vre_pass。
在第一编程之后，在步骤S505,扫描存储单元的阈值电压以便测量 单元分布Vt。此时，将阈值电压分布中的大多数存储单元的阈值电压设 置为代表性阈值电压Vtl，并计算代表性阈值电压Vtl与参考阈值电压 Vre一th之差。
在步骤S507，将忽略电压Vpass限定为所计算的阈值电压差那样大 的量；在步骤S509，将所限定的编程电压反映在忽略电压中。
在步骤S511,存储如上所述设置的忽略电压Vpass以供以后4吏用， 并对存储块执行擦除。这是因为，在步骤S501到S507中为了设置忽略电 压而任意执行了对存储单元的编程，因此在设置忽略电压之后对存储块执 行擦除以便擦除已被任意编程的数据。
根据第一到第三实施例，可通过根据存储单元的编程速度控制忽略电 压来发生恒定的沟道升压。因而，闪速存储器件一开始驱动就可执行忽略 电压设置过程，使得可正确地控制忽略电压。
图6是示出了依照根据本发明一个实施例的忽略电压设置结果的沟 道升压电平与编程干扰之间的关系的曲线图。
从图6中可以看出，如果根据本发明诸实施例通过根据编程速度施加 忽略电压来执行编程，则可确保恒定的沟道升压电平并可获得稳定的编程 特性。
如上所述，依照根据本发明诸实施例的操作非易失性存储器件的方 法，根据存储单元的编程速度来改变施加于未选中字线的忽略电压。因而， 可有效地执行沟道升压。
已提出了这里公开的诸实施例，以允许本领域的技术人员容易地实施 本发明，且本领域的技术人员可通过组合这些实施例来实施本发明。因此， 本发明的范围不限于上述实施例或不受上述实施例的限制，而应解释为仅 由所附权利要求及其等同设置来限定。
ii
权利要求
1. 一种操作非易失性存储器件的方法，所述方法包括通过向构成存储块的存储单元的字线施加第一编程电压来执行第一编程操作，并根据所述第一编程操作的结果测量所述存储单元的阈值电压；使用第二编程电压执行第二编程操作，其中所述第二编程电压被增大第一阈值电压与第二阈值电压之差那样大的量，所述第一阈值电压是所述测量的阈值电压中的最低电压电平，所述第二阈值电压是所述测量的阈值电压中的中间电压电平；并且通过将所述第二编程电压增大所述第一与第二阈值电压之差那样大的量直到所述最低阈值电压变得大于编程验证电压，来重复执行所述第二编程操作，并通过反映第一电压电平来设置忽略电压，其中所述第一电压电平是在最后一个编程执行步骤中施加的编程电压与所述第一编程电压之差。
2. 根据权利要求l的方法，其中所述第二阈值电压是大多数所述存 储单元的阈值电压电平。
3. 根据权利要求l的方法，其中所述忽略电压的设置值是将在执 行所述第一编程操作之前设置的参考忽略电压减去所述第一电压电平所 得的结果。
4. 根据权利要求l的方法，其中在设置所述忽略电压之后，对所述 存储块执行擦除，并在后续操作中使用所述设置的忽略电压。
5. —种操作非易失性存储器件的方法，所述方法包括设置构成存储块的存储单元的标准阈值电压电平，通过向所述存储单 元的字线施加第 一编程电压来执行编程操作，并根据所述编程操作的结果 测量所述存储单元的阈值电压；将所述测量的阈值电压中的中间电压电平设置为代表性阈值电压；并且将忽略电压设置为所述标准阈值电压电平与所述代表性阈值电压电 平之间的电压差。
6. 根据权利要求5的方法，其中所述代表性阈值电压是大多数所述存储单元的阈值电压电平。
7. 根据权利要求5的方法，其中所述忽略电压的设置值是将在执 行所述编程操作之前设置的参考忽略电压减去所述第一电压电平所得的 结果。
8. 根据权利要求5的方法，其中在设置所述忽略电压之后，对所述 存储块执行擦除，并在后续操作中使用所述设置的忽略电压。
9. 一种操作非易失性存储器件的方法，所述方法包括设置构成存储块的存储单元的标准阈值电压电平，通过向所述存储单 元的字线施加第一编程电压来执行编程操作，并根据所述编程操作的结果 测量所述存储单元的阈值电压；将所述测量的阈值电压中的中间电压电平设置为代表性阈值电压；并且基于所述标准阈值电压电平与所述代表性阈值电压电平之间的电压 差设置编程电压差，并基于所述设置的编程电压差设置忽略电压。
10. 根据权利要求9的方法，其中所述代表性阈值电压是大多数所述 存储单元的阈值电压电平。
11. 根据权利要求9的方法，其中所述忽略电压的设置值是将在执 行所述编程操作之前设置的参考忽略电压减去第一电压电平所得的结果。
12. 根据权利要求9的方法，其中在设置所述忽略电压之后，对所述 存储块执行擦除，并在后续操作中使用所述设置的忽略电压。
全文摘要
本发明涉及对非易失性存储器件的操作。依照根据本发明的一方面的操作非易失性存储器件的方法，通过向构成存储块的存储单元的字线施加第一编程电压来执行第一编程操作。根据第一编程操作的结果，首次测量存储单元的阈值电压。使用第二编程电压执行第二编程操作，第二编程电压增大第一与第二阈值电压之差那样大的量，第一和第二阈值电压分别是首次测量的阈值电压中的最低电压电平和中间电压电平。通过将第二编程电压增大第一与第二阈值电压之差那样大的量直到最低阈值电压变得大于编程验证电压，来重复执行第二编程操作。然后通过反映第一电压电平来设置忽略电压，第一电压电平是在最后一个编程执行步骤中施加的编程电压与第一编程电压之差。
文档编号G11C16/10GK101471137SQ20081013203
公开日2009年7月1日 申请日期2008年7月18日 优先权日2007年12月27日
发明者李熙烈, 禹元植 申请人:海力士半导体有限公司