专利名称：：光盘抖晃特性测试装置及其测试方法
技术领域：
：本发明涉及集成电路，尤其是一种光盘抖晃特性测试装置及其测试方法。技术背景光盘的抖晃特性(Jitter)是指光盘读取出的HF信号经过数字化处理后，它的实际脉宽长度与理想脉宽长度的偏差及偏差的统计分布。从光盘产业来看，光盘抖晃特性是对盘片品质和激光头读取能力的重要评价参数，抖晃参数的超标会导致盘片在读码时产生较多的判断错误，严重影响读盘的效果。以往抖晃测试工作大多是利用时序分析仪(TIA)来完成，但其价格昂贵，体积庞大，可移植性和二次开发能力较差，很难普及使用。由于光盘抖晃测试的实质就是对高频脉冲宽度进行测量，再对一定数量的脉宽数据进行统计分析，通过计算得到标准偏差，于是人们尝试性地引入了一些脉宽测量方法，如时钟计数、幅度转换、游标法和延时法等方法。时钟计数方法的实现最为简单和方便，其原理如图1所示，由图可见，脉冲的边沿控制高频时钟进行计数，所得的计数结果乘以时钟周期就是脉冲的测量宽度。图中，TA是待测脉冲的真实宽度，Tw是脉冲的测量宽度，^是脉冲上边沿的测量误差，T2是脉冲下边沿的测量误差，To是高频时钟的周期，由于待测脉冲的边沿与时钟的边沿并不是完全一致的，所以在计数过程的启动和停止时刻会存在误差T^和T2，只有当计数时钟的频率足够高时，误差才能被接受。具体来说，时钟计数测量脉宽的误差计算公式为脉宽测量的误差主要是由计数时钟的频率所决定，在脉冲宽度一定的前提下，时钟频率越高则误差越小。在32倍速的光盘系统中，读取信号的最小脉宽为21.7ns，此时需要lGHz以上频率的时钟才能达到5%以内的误差要求。而在如此高频条件下，器件工作的稳定性会显著下降，而系统成本也将提高。可以发现只有当计数时钟的频率足够高时，To相对较小，误差才能被接受。但是单纯依靠提高时钟的频率来改善测量精度，并不能有效地满足光盘抖晃测试的要求。幅度转换方法是利用电容充放电效应，将脉冲宽度转换成电压幅度，通过测量电压值换算得到时间的间隔。虽然幅度转换方法能够达到皮秒级别的测量分辨率，但是由于电容的充放电是一个模拟过程，容易受到信号抖动、电路噪声和外界环境温度变化等影响，所以测量过程不稳定，并且电容转换时间较长，无法进行快速连续的测量。游标法是利用脉冲的开始和结束信号激励振荡器产生两组脉冲，再通过电容的充放电效应，以类似机械游标卡尺原理实现时间间隔的测量。这种方法同样是依靠模拟技术，所以虽然测量精度较高，但不适合大量连续脉冲的快速检测。延时法是利用延时电路或延时单元来对脉冲宽度进行数字化，然后根据编码换算得到测量结果。此种方法采用数字电路实现，受外界干扰较小，但是延时的设计较为复杂，系统成本较高，并且开发的周期较长。综上所述，时钟计数方法的原理最为简单，但测量分辨率由于受时钟频率的限制而无法达到高水平。时钟计数方法的误差主要是存在于待测边沿的判断过程，如果能够改善边沿的判断准确度，那么测量的分辨率同样可以达到应用的要求，并且结合时钟计数和边沿检测的测量方法可以利用数字电路来实现，系统具有更好的灵活性、稳定性和性价比，因此它成为光盘抖晃测试方法的合适选择。
发明内容针对上述现有的技术问题，本发明的目的是提供一种光盘抖晃特性的测试装置及其测试方法，该测试装置具有原理简单，实现方便，灵活、稳定和性价比高等优点。本发明的技术解决方案如下一种光盘抖晃特性测试装置，其特点是以数字可编程器件为主体的装置，该测试装置是由光驱、预处理电路、外部时钟源、现场可编程门阵列(FPGA)、计算机通信接口和计算机所构成，其连接关系是所述的现场可编程门阵列包括时钟管理模块、边沿检测模块、时钟计数模块、脉宽计算模块、FIFO缓冲模块和逻辑控制模块，所述的时钟管理模块的输入端与所述的外部时钟源的输出端口相连，所述的时钟管理模块的四路分别移相为0。、45°、90°和135°的移相时钟输出口与所述的边沿检测模块的时钟输入口相连，所述的时钟管理模块的O。移相时钟输出口还分别与所述的时钟计数模块和逻辑控制模块的时钟输入口相连，所述的逻辑控制模块控制各模块的工作，所述的时钟计数模块、边沿检测模块的信号输入端口分别与预处理电路输出的数字化HF信号端口相连，所述的时钟计数模块和边沿检测模块的输出端与所述的脉宽计算模块的输入端相连，所述的脉宽计算模块的输出端与所述的FIFO缓冲模块的输入端相连，该FIFO缓冲模块的输出端与所述的计算机通信接口的输入端口相连，所述的预处理电路输出端口分别与所述的的边沿检测模块和时钟计数模块的输入端相连，所述的逻辑控制接口模块分别与所述的边沿检测模块、时钟计数模块、脉宽计算模块、FIFO缓冲模块、计算机通信接口和计算机之间建立有通讯连接关系；所述的光驱的输出端口与所述的预处理电路的输入端口相连，该预处理电路的输出端口与所述的现场可编程门阵列的数字化HF信号输入端口相连，所述的外部时钟源的输出端口与所述的现场可编程门阵列的时钟输入端口相连，所述的现场可编程门阵列的输出端口通过所述的计算机通信接口与所述的计算机相连。利用上述的光盘抖晃特性的测试装置进行光盘抖晃特性的测试方法，包括下列步骤①初始状态，所述的时钟计数模块和边沿检测模块都处于清零状态，所述的外部时钟源向所述的时钟管理模块输入时钟信号，该时钟管理模块输出4个分别移相0。、45°、90°和135°的移相时钟信号并输入所述的边沿检测模块，所述的0。相时钟信号还输入所述的时钟计数模块和逻辑接口模块，在所述的逻辑接口模块的控制下协调地进行以下测量；②待测光盘在所述的光驱的驱动下，从待测光盘读出的HF信号经所述的预处理电路进行放大和数字化处理，使其满足TTL电平要求并输出HF数字信号；③当所述的HF数字信号同时输入至所述的现场可编程门阵列的边沿检测模块和时钟计数模块时，所述的时钟计数模块对所述的HF数字信号进行周期测量，得到所述的HF数字信号的脉宽周期计数结果；所述的边沿检测模块通过边沿检测方法对所述的HF数字信号脉冲进行边沿测量，得到三位二进制编码结果，表示脉冲边沿位置；④在逻辑控制模块的控制下，所述的时钟计数模块周期计数结果和所述的边沿检测模块的边沿位置同时传输至所述的脉宽计算模块，得到脉宽数据;所述的FIFO缓冲模块缓存来自脉宽计算模块脉宽数据，在所述的逻辑控制模块的控制下，将所述的脉宽数据以接口规定的数据格式在对应的传输时序下经所述的计算机通信接口，进入所述的计算机。所述的边沿检测方法是利用所述的4个分别移相0。、45°、90°和135°的移相时钟信号将时钟信号脉冲的1个时钟周期分为8个子区域，通过判断待测的所述的HF数字信号的脉冲边沿所处的子区域来得到边沿的位置，包括以下步骤①边沿检测开始，进行初始化处理，清零计数器和中间信号；②将移相0。、45°、卯°和135°的移相时钟信号依次并置为一个4位二迸制信号Bitclk;③边沿脉冲达到，触发检测过程；④根据边沿的特点，判断是上升沿还是下降沿，执行相应的检测操作，选取各自的输出信号；⑤判断此时Bitdk的状态，根据对应关系表得到边沿所处的位置，将结果传输给上升沿输出信号或下降沿输出信号；⑥与时钟计数结果匹配时序，由于边沿检测过程完成于脉冲下降沿的结束，时钟计数过程完成于无效时钟的到来，两者时序并不一致，所以约束两个结果同时完成于下一个待测脉冲到来后的第三个计数周期内；⑦匹配时钟计数结果和边沿检测结果成功后，所述的时钟计数模块会输出ready信号至所述的逻辑控制模块，表示正确完成一次脉宽测量，可以进行脉宽的计算；⑧根据所述的逻辑控制模块的指示，决定是否继续执行脉宽测量，若已达到统计要求的数量，则可以停止测量，否则遵照上述③⑦步骤继续检测。本发明的技术效果1、本发明电路装置数字化，抗干扰能力强，并且测量精度完全能够达到要求，原有利用时钟计数方法来测量脉宽的理论误差是时钟周期T，本发明结合了边沿检测后的脉宽测量方法的理论误差是T/16,若考虑使用200M的计数基准时钟，相位偏差最大为155ps，时钟周期抖晃为150ps，则设计的光盘抖晃测试系统的最大误差不会超过504ps，可以有效地应用于从1倍速到32倍速下的CD盘片抖晃测量。2、与同级别精度的测量方法相比，装置结构简单，响应速度快，可以快速连续地进行测量。整个装置主要是由一片现场可编程门阵列(FPGA)构成，体积小巧，易于集成。3、使用灵活，升级方便。现场可编程门阵列(FPGA)是一种半定制的数字电路，具有可编程和易改动的特点，用户可以根据需要增加、删除和修改逻辑功能单元。对光盘抖晃测试系统来说，考虑到现已出现的高清光盘，及以后可能出现的更大容量和速率的光盘，抖晃测试的速度和精度要求可能会不断地提高，而对于数字器件来说只需要改动内部的算法和设计，即可升级系统以满足要求。4、性价比高。时序分析仪未能广泛地普及使用，主要是受限于其高昂的价格，虽然分析仪能够达到很高精度，但是在光盘抖晃测试中，更需要一种专用的，性价比高的测试设备。而本发明采用的现场可编程门阵列(FPGA)的速度可以满足绝大多数试验和应用的需求(时钟最高可达到500MHz)，并且它的使用非常普遍，价格也越来越低，所以在能够达到同样精度的情况下，利用现场可编程门阵列(FPGA)来实现抖晃测试系统，可具有更高的性价比。图1是时钟计数方法的原理图图2是本发明光盘抖晃特性测试装置的结构框图图3是本发明光盘抖晃特性测量装置中现场可编程门阵列(FPGA)的功能模块结构图图4是利用时钟移相分区来检测脉冲边沿的原理图图5是边沿检测过程的流程图图6是光盘抖晃测试装置中计算机对脉宽数据进行存储、分析和显示操作的流程图具体实施方式以下结合附图对本发明做进一步说明，但不应以此限制本发明的保护范围。参照图2，图2是本发明光盘抖晃特性测试装置的结构框图。由图可见，本发明光盘抖晃特性测试装置，是由光驱5、预处理电路2、外部时钟源3、现场可编程门阵列l、计算机通信接口4和计算机6所构成，其连接关系是所述的现场可编程门阵列1包括时钟管理模块1-1、边沿检测模块1-2、时钟计数模块l-3、脉宽计算模块l-4、FIFO缓冲模块1-5和逻辑控制模块1-6，所述的时钟管理模块1-1的输入端与所述的外部时钟源3的输出端口相连，所述的时钟管理模块1-1的四路分别移相0°、45°、90°和135°的移相时钟输出口CLK、CLK45、CLK90和CLK135与所述的边沿检测模块1-2的时钟输入口相连，所述的时钟管理模块1-1的0°移相时钟输出口CLK还分别与所述的时钟计数模块1-3和逻辑控制模块1-6的时钟输入口相连，所述的逻辑控制模块1-6控制各模块的工作，所述的时钟计数模块1-3、边沿检测模块1-2的信号输入端口分别与预处理电路2输出的数字化HF信号端口相连，所述的时钟计数模块1-3、边沿检测模块1-2的输出端与所述的脉宽计算模块1-4的输入端相连，所述的脉宽计算模块1-4的输出端与所述的FIFO缓冲模块1-5的输入端相连，该FIFO缓冲模块1-5的输出端与所述的计算机通信接口4的输入端口相连，所述的预处理电路2输出端口分别与所述的的边沿检测模块1-2和时钟计数模块1-3的输入端相连，所述的逻辑接口模块1-6分别与所述的边沿检测模块l-2、时钟计数模块l-3、脉宽计算模块l-4、FIFO缓冲模块1-5、计算机通信接口5和计算机6之间建立有通讯连接关系；所述的光驱5输出端口与所述的预处理电路2的输入端口相连，该预处理电路2的输出端口与所述的现场可编程门阵列1的数字化HF信号输入端口相连，所述的现场可编程门阵列1的输出端口通过所述的计算机通信接口4与所述的计算机6相连。光驱5从待测光盘读取的HF信号是一个包含3T14T多个周期的高频模拟信号，它首先需要经过预处理电路2进行放大和数字化，以满足现场可编程门阵列(以下简称为FPGA)1输入的TTL电平要求，然后数字化处理后的HF信号被传送至FPGA1，同时外部时钟源3向FPGA1提供测试所需的原始时钟信号，FPGA1的时钟计数模块1-3、边沿检测模块1-2、脉宽测量模块1-4对脉宽完成测量，测量的结果通过FIFO缓冲模块1-5输出给计算机的通信接口4，并通过接口最终达到计算机6，计算机6根据一定数量的脉宽数据来计算标准偏差，最后得到光盘的抖晃参数。在实际设计中，预处理电路2可以采用光盘播放器中已有的HF信号整形放大电路来实现的，计算机通信接口4则可以根据具体需要来选择PCI、USB等通信接口方式，外部时钟源3可以选择200MHz晶振；并且为了减小测试装置的体积，可以将预处理电路2、FPGA1、外部时钟源3和计算机通信接口4设计在一块，设计成光盘抖晃特性测试卡装入计算机中，方便使用。参照图3，图3是光盘抖晃测量装置中现场可编程门阵列的功能模块结构图。图中FPGA1内部主要包括时钟管理模块l-l、边沿检测模块l-2、时钟计数模块1-3、脉宽计算模块1-4、FIFO缓冲模块1-5和逻辑控制模块1-6。其中时钟管理模块1-1主要是利用Xilinx公司FPGA内部自带的数字时钟管理单元(DCM)来实现，DCM单元通过延迟锁相回路(DLL)产生精确延迟，从而可以完成时钟的精确移相、时钟倍频、去除时钟歪斜(skew)和时钟电平转换等操作。输入的时钟信号经过数字时钟管理单元(DCM)的处理，得到计数时钟CLK和分别移相45°、90°和135。的时钟信号CLK45、CLK90和CLK135，其中CLK信号一方面输入给时钟计数模块1-3作为计数，另一方面，CLK连同CLK45、CLK90和CLK135输入至边沿检测模块1-2，作为分区基准来检测边沿所处的位置。时钟计数模块1-3在时钟计数结果和边沿检测结果同时准备好后，会向逻辑控制模块6发送一个数据准备完成信号(ready)。逻辑控制模块(6)在接收到表示数据准备好的ready信号后，将发送计算启动信号(calstart)给脉宽计算模块1-4以启动脉宽计算，当根据边沿检测结果和时钟计数结果得到脉宽数据后，脉宽计算模块1-4反馈一个计算完成信号(calend)至逻辑控制模块1-6。逻辑控制模块1-6收到脉宽计算完成的提示后，会发送缓冲启动信号(bufstart)至FIFO缓冲模块1-5用来启动FIFO开始缓存数据，当FIFO缓冲的数据达到传输要求大小后，FIFO缓冲模块1-5将发送缓冲完成信号(bufend)至逻辑控制模块1-6以提示可以进行数据的传输。逻辑控制模块l-6在调控检测、计算、缓冲过程的时候，若发生错误或者接收到外界指令时可以向l-2l-5模块发送复位信号reset,用来初始化或复位各模块的工作。逻辑控制模块1-6通过与计算机通信接口4的信号交流，来传输数据至计算机进行分析和显示。利用所述的光盘抖晃特性测试装置进行的光盘抖晃特性的测试方法，其特征在于包括下列步骤①初始状态，所述的时钟计数模块1-3和边沿检测模块1-2都处于清零状态，所述的外部时钟源3向所述的时钟管理模块1-1输入时钟信号，该在时钟管理模块1-1输出4个分别移相0。、45°、90°和135°的移相时钟信号并输入所述的边沿检测模块1-2，所述的0°相时钟信号还输入所述的时钟计数模块1-3和逻辑接口模块1-6，在所述的逻辑接口模块1-6的控制下协调地进行测量；②在所述的光驱5的驱动下，从光驱5读出待测光盘的HF信号经所述的预处理电路2进行放大和数字化处理，使其满足TTL电平要求并输出HF数字信号；③当所述的HF数字信号同时输入至所述的现场可编程门阵列1的边沿检测模块1-2和时钟计数模块1-3时，所述的时钟计数模块1-3对所述的HF数字信号进行周期测量，得到所述的HF数字信号的脉宽周期计数结果；所述的边沿检测模块1-2通过边沿检测方法对所述的HF数字信号脉冲进行边沿测量，得到三位二进制编码结果，表示脉冲边沿位置；④在逻辑控制模块1-6的控制下，所述的时钟计数模块1-3周期计数结果和所述的边沿检测模块1-2的边沿位置同时传输至所述的脉宽计算模块1-4，得到脉宽数据；⑤所述的FIFO缓冲模块1-5缓存来自脉宽计算模块1-4脉宽数据，在所述的逻辑控制模块1-6的控制下，将所述的脉宽数据以接口规定的数据格式在对应的传输时序下经所述的计算机通信接口4，进入所述的计算机6。所述的边沿检测方法是利用所述的4个分别移相0。、45°、卯°和135°的移相时钟信号CLK、CLK45、CLK90和CLK135将时钟信号脉冲的1个时钟周期分为8个子区域，通过判断待测的所述的HF数字信号的脉冲边沿所处的子区域来得到边沿的位置，包括以下步骤①边沿检测开始，进行初始化处理，清零计数器和中间信号；②将移相0。、45°、90°和135°的移相时钟信号(CLK、CLK45、CLK90和CLK135)依次并置为一个4位二进制信号Bitclk;③边沿脉冲达到，触发检测过程；④根据边沿的特点，判断是上升沿还是下降沿，执行相应的检测操作，选取各自的输出信号；⑤判断此时Bitdk的状态，根据对应关系表得到边沿所处的位置，将结果传输给上升沿输出信号或下降沿输出信号；⑥与时钟计数结果匹配时序，由于边沿检测过程完成于脉冲下降沿的结束，时钟计数过程完成于无效时钟的到来，两者时序并不一致，所以约束两个结果同时完成于下一个待测脉冲到来后的第三个计数周期内；⑦匹配时钟计数结果和边沿检测结果成功后，所述的时钟计数模块1-3会输出信号至所述的逻辑控制模块1-6，表示正确完成一次脉宽测量，可以进行脉宽的计算；⑧根据所述的逻辑控制模块1-6的指示，决定是否继续执行脉宽测量，若已达到统计要求的数量，则可以停止测量，否则遵照上述③⑦步骤继续检测。参照图4，图4是利用时钟移相分区来检测脉冲边沿的原理图。CLK、CLK45、CLK90和CLK135四个时钟信号将脉冲边沿所处的1个计数周期分成8个子区域，通过判断脉冲的边沿所处的子区域来得到边沿的位置信息。边沿检测实际上是由待测脉冲的边沿触发的，通过判断此时刻四个移相时钟信号的状态，根据对应关系得到待测边沿与CLK边沿的距离。时钟状态与边沿位置的对应关系如下表1所示。脉冲的上升、下降沿检测的情况相同，处理方式也一样。表1为时钟状态与边沿位置的对应关系表。在具体的FPGA编程处理中，可以将CLKCLK135依次并置为一个4位的二进制信号Bitclk,并置运算是一种VHDL语言中位和位矢量的连接运算，具体是指将并置操作符(&)右边的内容接在左边的内容之后形成一个新的位矢量，所以可以得到Bitclk=CLK&CLK45&CLK90&CLK135。参照图5，图5是边沿检测过程的流程图。边沿检测的思想主要是将脉冲边沿区域进一步的细化，然后再进行检测，但是在时钟一定的前提下，如何有效地细化边沿区域成为考虑的重点。通过时钟管理模块l一l可以得到移动相位0°、45°、90°和135。的时钟，这四个时钟将边沿所处的1个计数周期等分为8个子区间，然后判断边沿所处的子区间来计算边沿的位置。表1<table>tableseeoriginaldocumentpage14</column></row><table>在具体操作过程中，是按照如下的流程进行的①边沿检测开始，进行初始化处理，清零计数器和中间信号；②将CLK、CLK45、CLK90和CLK135依次并置为一个4位二进制信号Bitclk;(B緣=CLK&CLK45&CLK90&CLK135)③边沿脉冲达到，触发检测过程；④根据边沿的特点，判断是上升沿还是下降沿，执行相应的检测操作，选取各自的输出信号；⑤判断此时Bitclk的状态，根据对应关系表得到边沿所处的位置，将结果传输给risingedge(上升沿输出信号)或fallingedge(下降沿输出信号)；⑥与时钟计数结果匹配时序，由于边沿检测过程完成于脉冲下降沿的结束，时钟计数过程完成于无效时钟的到来，两者时序并不一致，所以约束两个结果同时完成于下个待测脉冲到来后的第三个计数周期内；⑦匹配时钟计数结果和边沿检测结果成功后，时钟计数模块1-3会输出ready信号至逻辑控制模块1-6，表示正确完成一次脉宽测量，可以进行脉宽的计算；⑧根据逻辑控制模块1-6的指示决定是否继续执行脉宽测量，若已达到统计要求的数量，则可以停止测量，否则遵照③⑦步骤继续检测。参照图6，图6是光盘抖晃测试装置中计算机对脉宽数据进行存储、分析和显示操作的流程图。计算机6对计算机通信接口4传输过来的脉宽数据首先需要进行存储，将数据以文件的形式存储在计算机6的硬盘中，以供用户的选择分析，具体的数据存储操作是按照以下流程①计算机6接收来自计算机通信接口4的数据传输请求；②用户指示是否需要为即将到来的脉宽数据创建新的数据文件，如果需要创建新的数据文件则执行步骤③，如果不需要创建新的数据文件则执行步骤;③创建一个新的空数据文件，指定文件开头为添入数据位置，跳至步骤⑤继续执行；④选择已有的数据文件，指定文件中数据的末尾为添入数据位置；⑤计算机6向通信接口4发送准备好接收数据的信号；⑥计算机6以接口规定的数据格式来接收数据，并将数据存入步骤③或④所确定的指定位置；⑦计算机6若接收到来自通信接口4的传输结束信息，则保存数据文件并结束整个流程，否则重复执行步骤⑤⑦。当计算机6硬盘中存储了脉宽数据文件后，用户可以进行选择指定数量的脉宽数据来计算光盘的抖晃值，并将其显示在计算机6的屏幕上。具体的数据分析和显示操作是按照如下流程进行的①用户指定数据文件和统计的脉宽数据个数(N值)；②从用户所选择的数据文件的起始位置读取N个脉宽数据至计算机(6)的内存中；③计算N个脉宽数据的算术平均值(？)；④根据标准偏差计算公式来计算N个脉宽数据的标准偏差，即光盘的抖晃结果，公式中《为脉宽数据，X为N、个脉宽数据的算术平均值，^为N个脉宽数据的标准偏差；⑤计算机(6)将抖晃特性结果输出在屏幕上;(D用户决定是否继续进行抖晃分析，如果不再继续分析则关闭数据文件并结束流程，否则重复执行步骤①⑥。综上所述，本发明公开了一种光盘抖晃特性测试装置及其测试方法，有效地解决了原来所使用的时序分析仪价格昂贵、体积庞大等不足。本发明原理简单，采用数字器件实现，灵活性和稳定性高，易于扩展升级，并且体积小巧，方便集成，与时序分析仪和以往的非数字测试设备相比具有更高的性价比。权利要求1、一种光盘抖晃特性测试装置，其特征是该测试装置是由光驱(5)、预处理电路(2)、外部时钟源(3)、现场可编程门阵列(1)、计算机通信接口(4)和计算机(6)所构成，其连接关系是所述的现场可编程门阵列(1)包括时钟管理模块(1-1)、边沿检测模块(1-2)、时钟计数模块(1-3)、脉宽计算模块(1-4)、FIFO缓冲模块(1-5)和逻辑控制模块(1-6)，所述的时钟管理模块(1-1)的输入端与所述的外部时钟源(3)的输出端口相连，所述的时钟管理模块(1-1)的四路分别移相为0°、45°、90°和135°的移相时钟输出口(CLK、CLK45、CLK90和CLK135)与所述的边沿检测模块(1-2)的时钟输入口相连，所述的时钟管理模块(1-1)的0°移相时钟输出口(CLK)还分别与所述的时钟计数模块(1-3)和逻辑控制模块(1-6)的时钟输入口相连，所述的逻辑控制模块(1-6)控制各模块的工作，所述的时钟计数模块(1-3)、边沿检测模块(1-2)的信号输入端口分别与预处理电路(2)输出的数字化HF信号端口相连，所述的时钟计数模块(1-3)、边沿检测模块(1-2)的输出端与所述的脉宽计算模块(1-4)的输入端相连，所述的脉宽计算模块(1-4)的输出端与所述的FIFO缓冲模块(1-5)的输入端相连，该FIFO缓冲模块(1-5)的输出端与所述的计算机通信接口(4)的输入端口相连，所述的预处理电路(2)输出端口分别与所述的的边沿检测模块(1-2)和时钟计数模块(1-3)的输入端相连，所述的逻辑接口模块(1-6)分别与所述的边沿检测模块(1-2)、时钟计数模块(1-3)、脉宽计算模块(1-4)、FIFO缓冲模块(1-5)、计算机通信接口(5)和计算机(6)之间建立有通讯连接关系；所述的光驱(5)输出端口与所述的预处理电路(2)的输入端口相连，该预处理电路(2)的输出端口与所述的现场可编程门阵列(1)的数字化HF信号输入端口相连，所述的外部时钟源(3)的输出端口与所述的现场可编程门阵列(1)的时钟输入端口相连，所述的现场可编程门阵列(1)的输出端口通过所述的计算机通信接口(4)与所述的计算机(6)相连。2、利用权利要求1所述的光盘抖晃特性测试装置进行光盘抖晃特性的测试方法，其特征在于包括下列步骤①初始状态，所述的时钟计数模块(1-3)和边沿检测模块(1-2)都处于2清零状态，所述的外部时钟源(3)向所述的时钟管理模块(1-1)输入时钟信号，该时钟管理模块(1-1)输出4个分别移相0。、45°、90°和135°的移相时钟信号至所述的边沿检测模块(1-2)，所述的O。相时钟信号还输入所述的时钟计数模块(1-3)和逻辑接口模块(1-6)，在所述的逻辑接口模块(1-6)的控制下协调地进行测量；②在所述的光驱(5)的驱动下，待测光盘输出的HF信号经所述的预处理电路(2)进行放大和数字化处理，使其满足TTL电平要求并输出HF数字信号；③当所述的HF数字信号同时输入至所述的现场可编程门阵列(1)的边沿检测模块(1-2)和时钟计数模块(1-3)时，所述的时钟计数模块(1-3)对所述的HF数字信号进行周期测量，得到所述的HF数字信号的脉宽周期计数结果；所述的边沿检测模块(1-2)通过边沿检测方法对所述的HF数字信号脉冲进行边沿测量，得到三位二进制编码结果，表示脉冲边沿位置；④在逻辑控制模块(1-6)的控制下，所述的时钟计数模块(1-3)周期计数结果和所述的边沿检测模块(1-2)的边沿位置同时传输至所述的脉宽计算模块(1-4)，得到脉宽数据；⑤所述的FIFO缓冲模块(1-5)缓存来自脉宽计算模块(1-4)脉宽数据，在所述的逻辑控制模块(1-6)的控制下，将所述的脉宽数据以接口规定的数据格式在对应的传输时序下经所述的计算机通信接口(4)，进入所述的计算机(6)。3、根据权利要求2所述的光盘抖晃特性的测试方法，其特征在于所述的边沿检测方法是利用所述的4个分别移相为0。、45°、90°和135°的移相时钟信号(CLK、CLK45、CLK90和CLK135)将时钟信号脉冲的1个时钟周期分为8个子区域，通过判断待测的所述的HF数字信号的脉冲边沿所处的子区域来得到边沿的位置，包括以下步骤①边沿检测开始，进行初始化处理，清零计数器和中间信号；②将移相0。、45°、卯°和135°的移相时钟信号(CLK、CLK45、CLK90和CLK135)依次并置为一个4位二进制信号Bitclk;③边沿脉冲达到，触发检测过程；④根据边沿的特点，判断是上升沿还是下降沿，执行相应的检测操作，选取各自的输出信号；⑤判断此时Bitclk的状态，根据对应关系表得到边沿所处的位置，将结果传输给上升沿输出信号或下降沿输出信号；⑥与时钟计数结果匹配时序，由于边沿检测过程完成于脉冲下降沿的结束，时钟计数过程完成于无效时钟的到来，两者时序并不一致，所以约束两个结果同时完成于下一个待测脉冲到来后的第三个计数周期内；⑦匹配时钟计数结果和边沿检测结果成功后，所述的时钟计数模块(1-3)会输出ready信号至所述的逻辑控制模块(1-6)，表示正确完成一次脉宽测量，可以进行脉宽的计算；⑧根据所述的逻辑控制模块(1-6)的指示，决定是否继续执行脉宽测量，若已达到统计要求的数量，则可以停止测量，否则遵照上述③⑦步骤继续检测。全文摘要一种用于光盘测试和光盘播放等应用的光盘抖晃特性测试装置及其测试方法，该测试装置由光驱、预处理电路、外部时钟源、现场可编程门阵列、计算机通信接口和计算机所构成，所述的现场可编程门阵列包括时钟管理模块、边沿检测模块、时钟计数模块、脉宽计算模块、FIFO缓冲模块和逻辑控制模块。该测试方法是在对脉冲进行时钟周期计数测量的同时，利用移相时钟分区来检测脉冲的边沿，以实现脉冲宽度的精细测量。本发明具有原理简单，实现方便，灵活、稳定和性价比高等优点。文档编号G11B7/00GK101599276SQ200910054169公开日2009年12月9日申请日期2009年6月30日优先权日2009年6月30日发明者余超群,为周,施宏仁,昊阮申请人:中国科学院上海光学精密机械研究所