专利名称：一种基于垂直晶体管的磁性多层膜随机存储器的制作方法
技术领域：
本发明涉及一种磁性随机存取存储器。具体地说，本发明涉及一种基于垂直晶体 管技术的磁性随机存取存储器。
背景技术：
高密度、快速、低功耗、非易失性和抗辐射性能好的随机存取存储器(RAM) —直 以来都是信息工业追求的下一代存储器目标。继GMR效应发现之后，1995年日本科学家 T.Miyazaki 和美国科学家 J. S. Moodera 在磁性隧道结(Magnetic Tunneling Junction, MTJ)结构中分别独立获得了室温下18%和10%的隧道磁电阻(Tunneling Magneto Resistance, TMR)比值。人们基于该实验结果，设计了一种新型的磁性随机存取存储器 (Magnetic Random Access Memory，MRAM)。这种器件使用了电子自旋的量子力学隧穿原 理，采用了磁性层、绝缘体层、磁性层的三明治层状结构，因此该器件具有读写速度快、非易 失性信息存储等特点。又由于磁电阻比值是依靠磁性层的自发磁化方向，而不是需要电力 维持下才能保持其磁性，因而MRAM具有非易失性和抗辐射特性。在本申请人的在先专利申请PCT/CN2006/003799中，公开了一种基于闭合环状磁 性多层膜的MRAM器件。该器件利用1996年发现的自旋转力矩(Spin Torque, ST)效应进 行器件的写操作。这种ST效应利用流经磁性比特层的高电流密度所提供的能量，从而翻转 磁性比特层的磁化状态。在该现有技术中，由于使用闭合环状结构和ST效应，因此将传统 的三线控制方法降低为两线控制，并利用闭合环状的磁矩闭合特性有效的消除了近邻单元 间的磁干扰；故该技术显著的提高MRAM的集成密度，降低了器件的制造成本。但一个MRAM单元必须由一个晶体管(Transistor，TR)(控制单元)，加一个磁性 多层膜(记忆单元)结构组成。其中晶体管的作用是选择开关，选择是否对磁性多层膜单 元进行读写操作。在现有技术的MRAM中，由于使用的是传统的平面晶体管制造技术。因此 受晶体管面积无法缩小的影响，MRAM的集体度一直不能有效提高。而另一方面，出现了一种垂直晶体管技术，垂直型晶体管是将晶体管的源、栅、 漏区排列在与衬底水平面垂直的方向上，或者是具有与衬底水平面垂直的延伸源、漏区。 关于垂直晶体管的技术，可参考美国专利No. 6573561、美国专利No. 7335944、美国专利 No. 7342274、中国专利 CN101246908A 以及中国专利 CN 1713396A。
发明内容
本发明的任务是将具有垂直结构的晶体管技术移植到MRAM中，从而提出一种高 密度的基于垂直晶体管的磁性随机存取存储器。为实现上述发明目的，本发明提供的基于垂直晶体管的磁性多层膜随机存储器， 包括记忆单元、选择开关以及用于实现对所述记忆单元读写的布线，所述记忆单元采用多 层膜磁性隧道结；其特征在于，所述选择开关采用垂直晶体管，所述垂直晶体管包括由下至 上设置的源极区、栅极区和漏极区，所述漏极区上方连接有漏极区电极层，所述多层膜磁性隧道结制作在所述漏极区电极层上。上述技术方案中，所述多层膜磁性隧道结的底部具有过渡层，所述过渡层的下表 面与所述漏极区电极层连接；所述过渡层材料为金属材料，所述过渡层材料的逸出功至多 为单质硅逸出功的2. 5倍。上述技术方案中，所述过渡层的面积为所述多层膜磁性隧道结水平方向截面面积 的3-10倍。上述技术方案中，所述用于实现对所述记忆单元读写的布线包括位线和地线，所 述位线布设在所述多层膜磁性隧道结的上方，所述地线布设在所述垂直晶体管的下方。
上述技术方案中，所述多层膜磁性隧道结采用闭合环状多层膜磁性隧道结。
上述技术方案中，所述闭合环状多层膜磁性隧道结不含金属芯；所述多层膜磁性 隧道结顶部的覆盖层上表面设置电极层，所述位线与所述的覆盖层上表面设置的电极层连 接。上述技术方案中，所述闭合环状多层膜磁性隧道结含有金属芯；所述多层膜磁性 隧道结顶部的覆盖层上表面设置第一引线层，所述金属芯上方连接第二引线层；所述位线 包括读位线和写位线，所述读位线与所述第一引线层相连，所述写位线与所述第二引线层 相连。上述技术方案中，所述垂直晶体管为抗高压击穿垂直晶体管，所述垂直晶体管的 所述漏极区和栅极区之间填充有绝缘介质，并且所述漏极区的一部分向下延伸形成漏极区 垂直延展部分，所述漏极区垂直延展部分与所述栅极区接触。上述技术方案中，所述垂直晶体管成对设置，每对垂直晶体管共用一个删极区电 极，所述用于实现对所述记忆单元读写的布线还包括字线，所述字线与所述删极区电极连 接，所述字线位于所述位线下方，且位于所述地线上方。上述技术方案中，所述每对垂直晶体管中，具有两个漏极区电极层，分别沿水平方 向延伸形成两个延伸部，所述两个延伸部与所述两个漏极区电极层处于同一高度，在两个 延伸部上分别制作一个多层膜磁性隧道结，并且每个多层膜磁性隧道结分别连接各自的位 线，以形成一对存储器单元。上述技术方案中，所述多层膜磁性隧道结采用具有垂直各向异性的磁性多层膜。本发明具有如下技术效果本发明器不仅提高MRAM在高密度集成方面的能力，还可进一步降低整个器件的 功耗，提高抗击穿性能和抗辐射性能等。尤其是结合在先专利申请PCT/CN2006/003799中 提出的环状磁性多层膜做存储单元，将使集成度能有更进一步的提高。
从下面的详细说明和附图将可以更全面的理解本发明。不过，详细说明和附图不 应用来将本发明限制在所示的具体实施例中，而是仅仅用于解释和理解。还应该理解，图中 的元件是代表性的，为了清晰起见没有按照实际比例绘制。图IA是本发明实施例1中在垂直晶体管漏极上生长磁性多层膜后结构的剖面示 意图图IB是本发明实施例1中在垂直晶体管漏极上生长磁性多层膜后的MRAM等效电路示意图；图2A是本发明实施例2中在垂直晶体管漏极上生长磁性多层膜后结构的剖面示 意图；图2B是本发明实施例2中在垂直晶体管漏极上生长磁性多层膜后的MRAM等效电 路示意图；图3A是本发明实施例3中在具有抗击穿结构的垂直晶体管漏极上生长磁性多层 膜后结构的剖面示意图；图3B是本发明实施例3中在具有抗击穿结构的垂直晶体管漏极上生长磁性多层 膜后的MRAM等效电路示意图；图4A是本发明实施例4中在具有抗击穿结构的垂直晶体管漏极上生长磁性多层 膜后结构的剖面示意图；
图4B是本发明实施例4中在具有抗击穿结构的垂直晶体管漏极上生长磁性多层 膜后的MRAM等效电路示意图；图5A是本发明实施例5、6中在垂直晶体管漏极上生长的双磁性多层膜后结构的 顶部平面俯视示意图，其中虚线的部分表示下部被遮挡的结构；图5B是图5A的剖面一的剖面示意图；图5C是图5A的剖面二的剖面示意图；图5D是图5A的剖面三的剖面示意图；图5E是本发明实施例5、6中在垂直晶体管漏极上生长双磁性多层膜结构后的 MRAM等效电路示意图。
具体实施例方式实施例1本实施例提供一种基于垂直晶体管技术和闭合环状磁性多层膜技术的MRAM单 元，包括垂直晶体管、多层膜磁性隧道结和一组布线。所述多层膜磁性隧道结(以下简称 多层膜MJT)制作在所述垂直晶体管的漏极区金属电极上。本实施例中，所述的MRAM单元 俯视形状为矩形，长宽比例为1.1 1至10 1。长边长度为100纳米至100微米，以图 IA为参照，所述长边是垂直于纸面的边。如图IA所示，垂直晶体管由下至上包括半导体层10、源极区、栅极区和漏极区。所 述垂直晶体管成对出现，第一源极区23、第一栅极区31和第一漏极区41构成第一垂直晶体 管的核心功能单元，第二源极区23’、第二栅极区31’和第二漏极区41’构成第二垂直晶体 管的核心功能单元。在具体实现上，所述核心功能单元可在沟槽内形成，这是本领域所公知 的。所述第一源极区和第二源极区之间连接有公共的源极区金属电极22，所述源极区金属 电极22通过细长的金属延伸部向下延伸至半导体层10内，并在半导体层10内部形成源极 区金属电极引线21。除去所述金属延伸部外，所述源极区金属电极引线21与所述源极区金 属电极22的主体部分之间填充绝缘物质，形成第一源极区绝缘隔离层24和第二源极区绝 缘隔离层24’。所述第一栅极区31和第二栅极区31’之间具有公共的栅极区金属掩埋部 33，所述栅极区金属掩埋部33向上延伸直至与所述漏极区顶部持平。所述栅极区金属掩埋 部33的侧面和底部具有栅极区绝缘层32，将所述栅极区金属掩埋部33与两个晶体管的栅极区、漏极区以及源极区电极22隔离。所述栅极区金属掩埋部33上方连接有栅极区金属电极引线34。所述第一和第二漏极区41和41’上方分别连接有第一、第二漏极区金属电极 42、42’。所述第一、第二垂直晶体管的核心功能单元外侧分别具有第一、第二氧化物层11、 11，。本实施例中，所述多层膜MJT是闭合环状磁性多层膜MJT，可作为基本存储单元， 该环状磁性多层膜MJT不含金属芯。所述多层膜MJT制作在所述第一漏极区金属电极42或 第二漏极区金属电极42’上。参考图1A，椭圆环状磁性多层膜记忆单元71制作在所述第一 漏极区金属电极42上。所述多层膜MJT上方连接金属电极层72，所述金属电极层72与所 述垂直晶体管之间填充氧化物绝缘介质51，所述氧化物绝缘介质51将所述第一、第二漏极 区金属电极42、42’以及栅极区金属电极引线34覆盖。更具体地，所述磁性多层膜记忆单元 71的结构及制备方法如下在垂直晶体管漏极电极层42上依次沉积厚度为5nm的下部缓 冲导电层Ta，厚度为5nm的反铁磁钉扎层Ir2tlMn8tl，厚度为3nm的被钉扎磁性层C06ciFe2ciB2tl, 厚度为0. 8nm的中间层Al2O3，厚度为2nm的软磁层Ni2tlFe8tl和厚度为5nm的覆盖层Ru ；该磁 性多层膜在刻蚀后的俯视几何形状为椭圆环，该椭圆环的内短轴为50nm，内长轴为lOOnm， 外短轴为150nm，外长轴为200nm。值得说明的是，在结构上选择在第一、第二漏极区金属电 极42和42’制作记忆单元的功能效果上是等同的。所述垂直晶体管中第一、第二源极区23、23’，第一、第二栅极区31、31’，第一、第 二漏极区41、41’的材料可根据具体应用环境的需要进行选取，这是本领域的公知常识，本 领域的普通技术人员均能理解。所述半导体层10作为衬底使用，衬底、金属引线和绝缘填充部分的材料均可根据 具体应用环境的需要进行选取。在本实施例中，整个MRAM的半导体层10、第一氧化物层11、 第二氧化物层11’、氧化物绝缘介质51、栅极区绝缘层32均可由绝缘介质SiO2填充。相对 于普通的Si衬底，采用SiO2作为衬底可以增强所述MRAM器件的抗辐射性能。所述布线包括字线、位线和地线。如图IB所示，磁性多层膜记忆单元71形成在第 一漏极区电极42上，第一漏极区电极42与第一漏极区41直接相连。位线通过金属引线层 72和该椭圆环状结构71相连。字线通过垂直晶体管的栅极区金属引线34与栅极区金属掩 埋部33相连；所述字线和位线在空间上呈垂直布置。地线通过源极区金属引线21与源极 区金属电极22连接。上述栅极区引线可以连接独立的字线也可以直接构成字线的一部分； 源极区引线可以连接独立的地线也可以直接构成地线的一部分。本实施例中，所述字线可 以被掩埋在绝缘区51内。本实施例地线与位线分别布置在MRAM器件的顶部和底部，充分利用了垂直晶体 管的高度，增大了地线与位线间的距离，有效消减了地线与位线间的电磁耦合作用，提高了 器件的稳定性和性噪比。而现有的基于MTJ的MRAM器件中，地线与位线间的距离较近，当 导线(地线或位线)通过较大电流时，发生电磁耦合作用，形成合成电磁场，影响到MTJ的
正常工作。现有的基于MTJ的MRAM器件中，MTJ单元与晶体管间的连接需要有多层的引导结 构，以实现不同布线层间的分离。而在本实施例的MRAM中，MTJ与晶体管直接通过过渡金 属层相连，大大简化了器件电路布线上的设计。提高了器件的可靠性。现有的基于MTJ的MRAM器件中，由于在垂直方向上的布线层数过多，不同层材料变化大。因此在生长MTJ单元时，表面粗糙度很大。而本实施例减小了布线层数，因此生长 MTJ单元时，表面粗糙度可以得到有效控制，提高了器件的成品率和稳定性。另外，由于布线结构简洁，本实施例的过渡金属层形状的选择空间较大，大大减小 了在制作工艺上的困难。本实施例中，考虑到所用MTJ的读写工作电流密度较高，所述MTJ 的底部的过渡层的面积为MTJ的水平方向截面面积的3-10倍，以便有效减小高电流密度对 器件寿命的影响。再者，现有的MRAM器件中，由于结构复杂限制过渡金属层材料的选取，不 能完全满足MTJ与晶体管工作电阻的适配问题。在本实施例的基于垂直晶体管的MRAM中， 过渡层材料的选择范围较大，过渡层材料的逸出功能够尽可能地接近半导体材料(这里的 半导体材料是指一般的单质硅，而不是指本实施例的半导体层10的材料)，一般不能超出 半导体材料逸出功的2. 5倍。参照图IB是对本实施例MRAM单元进行写操作的连线关系的示意图。写操作包括 以下步骤利用字线和位线选定需要写入的垂直晶体管控制单元和磁性记忆单元；在字线 上加一适当电平，设定垂直晶体管为开状态；同时向位线通一适当大小的流经记忆单元71 的电流I1 (电流I1 =电流密度J1X闭合环状磁性多层膜的横截面积，J1 104 106A/cm2)， 该电流I1的大小以足以改变软磁层同时又不影响被钉扎磁性层的磁性状态为标准；该电流 I1的两种方向可以设定记忆单元的两种电阻状态(低电阻状态即软磁层和被钉扎磁性层相 对磁化状态相同；而高电 阻状态，即两磁性层相对磁化状态为反方向时)。读操作包括以下步骤利用字线和位线选定需要读取的垂直晶体管控制单元和磁 性记忆单元；利用被选定的字线加一适当电平，设定垂直晶体管为开状态；同时向被选定 的位线通一适当大小的流经记忆单元的电流I2 (电流I2 =电流密度J2X闭合环状磁性多 层膜的横截面积，J2 :10 104A/cm2)，该电流I2的大小以输出适当的读出信号又不至于改 变磁性层的磁化状态为标准。所述读操作和写操作电流可以均为直流电流，也可以均为脉冲电流，也可以其中 一个为直流电流另一个为脉冲电流。所述脉冲的脉冲宽度需要根据铁磁层的厚度进行调整 一般为(0. I-IOOns之间)。此外，脉冲间隔需要按找整个独立存储单元的电阻进行调控一 般在(0. I-IOOns之间)。本实施例的MRAM具有高密度、耐高压、抗辐射和非易失性的优点。本实施例还能 够降低整个器件的功耗。由于本实施例的多层膜MTJ与晶体管的接触结构简单，接触电阻可以通过金属缓 冲导电层有效调控；因此，可以有效降低MTJ与半导体晶体管间的接触电阻，从而降低电流 通过MTJ、半导体晶体管时的能量损耗。再者，本实施例的MRAM结构可采用脉冲电流进行读写，这样可以有效通过调整 脉宽、脉冲间隔来降低器件的发热量，从而进一步降低器件功耗(使用脉冲电流的具体方
:Z. C. Wen, H. X. Wei, and Χ. F. Han, “ Patterned nanoring magnetic tunnel junctions" , Applied Physics Letters 91,122511(2007))。实施例2本实施例与实施例1基本一致，区别在于本实施例中采用了具有金属芯的闭合环 状磁性多层膜。如图2A所示，本实施例的MRAM单元包括垂直晶体管、多层膜磁性隧道结 (多层膜MJT)和一组布线。其中，所述垂直晶体管与实施例1 一致，不再赘述。
所述多层膜MJT是闭合环状磁性多层膜MJT，可作为基本存储单元，该环状磁性多层膜MJT含金属芯。所述多层膜MJT制作在所述第一漏极区金属电极42或第二漏极区金 属电极42’上，选择在42和42’制作记忆单元的功能效果上是等同的。参考图2A，环状磁 性多层膜记忆单元81制作在所述垂直晶体管的第一漏极区金属电极42上。所述磁性多 层膜记忆单元81的结构及制备方法如下在垂直晶体管漏极电极层42上依次沉积厚度为 5nm的下部缓冲导电层Ta，厚度为5nm的硬磁层Co，厚度为0. 9nm的中间层Al2O3，厚度为 2nm的软磁层Co75Fe25和厚度为5nm的覆盖层Au，形成磁性多层膜；该磁性多层膜在刻蚀后 的俯视几何形状为圆环，圆环的内直径为200nm，外直径为300nm。直径为IOOnm的Au金属 芯82布置在圆环形状的所述磁性多层膜的中心，所述金属芯82与磁性多层膜之间以绝缘 性能好的材料进行物理隔绝，优选氧化硅、氧化铝等。所述磁性多层膜的覆盖层连接金属电 极层83，所述金属电极层83与所述垂直晶体管之间填充氧化物绝缘介质51，所述氧化物绝 缘介质51将垂直晶体管的第一、第二漏极区金属电极42、42’以及栅极区金属电极引线34 覆盖。所述第一金属电极层83不覆盖所述金属芯82，所述金属芯82高于所述磁性多层膜 并穿过所述第一金属电极层83与第二金属电极层84连接。所述金属芯82与所述第一金 属电极层83之间以绝缘材料隔离，优选氧化硅、氧化铝等。所述所述第一金属电极层83与 第二金属电极层84之间使用绝缘材料隔离，所述绝缘材料优选二氧化硅。所述垂直晶体管中源极区23和23，、栅极区31和31，、漏极区41和41，、衬底10 及金属引线和绝缘填充部分的材料可根据具体应用环境的需要进行选取。本实施例中，氧 化物绝缘介质51，第一、第二氧化物层11、11’，第一、第二源极区绝缘隔离层24、24’以及第 一金属电极层83与第二金属电极层84之间的隔离部分均采用绝缘介质SiO2填充。磁性多层膜记忆单元81形成在第一漏极区电极42上，第一漏极区电极82与第一 漏极区41直接相连。如图2B所示，读位线通过第一金属引线层83和所述记忆单元81的磁 性多层膜相连。写位线通过第二金属引线层84和所述记忆单元81的金属芯82相连。字 线通过垂直晶体管的栅极区金属引线34与栅极区金属掩埋部33相连。所述读位线和字线 在空间上呈垂直布置。所述写位线和字线、写位线和读位线在空间上均呈垂直布置。地线 通过源极区金属引线21与源极区金属电极22连接。所述栅极区金属引线34可以连接独 立的字线也可以直接构成字线的一部分；源极区金属引线21可以连接独立的地线也可以 直接构成地线的一部分。参照图2B，对MRAM单元进行写操作时，包括以下步骤利用字线和写位线选定需 要写入的垂直晶体管控制单元和磁性记忆单元；向被选择的字线加一适当电平，设定垂直 晶体管为开的状态；同时向被选择的写位线通一适当大小的流经金属芯82的电流I1 ；并利 用该电流在记忆单元中产生的涡旋磁场对该记忆单元进行写操作；此时，电流I1的大小以 足以改变软磁层的磁化取向而又不至于改变硬磁层的磁化取向为标准；改变电流I1的方向 可以设定软磁层相对于硬磁层的磁化取向(低电阻状态即软磁层和硬磁性层相对磁化状 态相同；而高电阻状态，即两磁性层相对磁化状态为反方向时)。参照图2B，对MRAM单元进行读操作时，包括以下步骤利用字线和读位线选定需 要读取的垂直晶体管控制单元和磁性记忆单元；利用被选定的字线加一适当电平，设定垂 直晶体管为开状态；同时向被选定的读位线通一适当大小的流经记忆单元的电流I2，该电 流I2的大小以输出适当的读出信号又不至于改变磁性层的磁化状态为标准。
实施例3 本实施例提供一种基于垂直晶体管技术和闭合环状磁性多层膜技术的MRAM单 元，包括垂直晶体管、多层膜磁性隧道结和一组布线。所述多层膜磁性隧道结(以下简称 多层膜MJT)制作在所述垂直晶体管的漏极区金属电极上。本实施例与实施例1的区别是 所述垂直晶体管采用了抗高压击穿垂直晶体管。如图3A所示，所述垂直晶体管包括栅极区、源极区和漏极区。所述源极区包括N+ 掺杂的第一、第二半导体源极区11和11’，所述栅极区包括P型半导体材料的第一、第二半 导体栅极区12和12’。所述垂直晶体管还包括底部金属电极层10，该底部金属电极层10 内部具有栅场电极金属层21，所述栅场电极金属层21周围被栅极区绝缘体电解质层20完 全包覆，与所述底部金属电极层10隔离。所述第一半导体源极区11分别与所述底部金属 电极层10和栅极区绝缘体电解质层20连接；同时，所述第二半导体源极区11’也分别与所 述底部金属电极层10和栅极区绝缘体电解质层20连接。所述第一半导体栅极区12覆盖 在所述第一半导体源极区11上方和两侧，并与所述底部金属电极层10和栅极区绝缘体电 解质层20连接；同时，所述第二半导体栅极区12’也覆盖在所述第二半导体源极区11’上 方和两侧，并与所述底部金属电极层10和栅极区绝缘体电解质层20连接。所述第一、第二 半导体栅极区12和12’之间具有N型半导体材料的漏极区垂直延展部分41，所述漏极区 垂直延展部分41上部连接N+掺杂的半导体漏极区42。所述半导体漏极区42与所述底部 金属电极层10以及第一、第二半导体栅极区12和12’之间分别填充有第一、第二绝缘介质 30,30'。所述第一绝缘介质30左侧设置平行于漏极区垂直延展部分41的左金属极板31， 所述第二绝缘介质30’右侧设置平行于漏极区垂直延展部分41的右左金属极板32。所述 左、右金属极板31、32的底部与所述底部金属电极层10连接，顶部通过所述第一、第二绝缘 介质30、30’与半导体漏极区42隔离。所述半导体漏极区42上侧覆盖漏极区金属电极层 43。本实施例中，所述多层膜MJT是闭合环状磁性多层膜MJT，可作为基本存储单元， 该环状磁性多层膜MJT不含金属芯。所述多层膜MJT制作在所述漏极区金属电极层43上。 参考图3A，椭圆环状磁性多层膜记忆单元51制作在所述漏极区金属电极42上。所述多层 膜MJT上方连接顶部金属电极层52，所述金属电极层52与所述垂直晶体管的漏极区金属电 极层43之间填充氧化物绝缘介质53。更具体地，所述磁性多层膜记忆单元51的结构及制 备方法如下在抗高压击穿的垂直晶体管漏极区金属电极层43上依次沉积的厚度为5nm的 下部缓冲导电层Cr，厚度为5nm的硬磁层Co9tlFeltl，厚度为1. 2nm的中间层Al2O3，厚度为2nm 的软磁层M2tlFe8tl和厚度为5nm的覆盖层Cr，形成磁性多层膜；该磁性多层膜在刻蚀后的俯 视几何形状为椭圆环，所述椭圆环的内短轴为lOOnm，内长轴为200nm，外短轴为200nm，夕卜 长轴为300nm。所述椭圆环内部使用绝缘性能好的材料填充，优选氧化硅、氧化铝等。所述抗高压击穿的垂直晶体管中源极区11和11’、栅极区12和12’、漏极延伸部 分41、漏极区42、漏极延伸部分的左右金属极板31和32，以及金属引线和绝缘填充部分的 材料可根据具体应用环境的需要进行选取。本实施例中，第一、第二绝缘介质30、30’以及氧化物绝缘介质53均采用SiO2。如图3B所示，所述记忆单元51形成在抗高压击穿的垂直晶体管漏极区金属电极 层43上，所述漏极区金属电极层43与漏极区42直接相连；字线与垂直晶体晶体管的栅场电极金属层21直接相连；位线通过顶部金属层52和所述记忆单元51相连，并和字线在空 间上呈垂直布置；地线与底部金属电极10直接相连；场线一和场线二分别与漏极区延展部 分41的左右金属极板31和32直接相连，并与字线平行且垂直于位线。参照图3B，对MRAM单元进行写操作时，包括以下步骤利用字线和位线选定需要 写入的垂直晶体管控制单元和磁性记忆单元；在字线、场线一、场线二上分别加一适当电 平，设定垂直晶体管为开状态；同时向位线通一适当大小的流经记忆单元51的电流I1(电 流I1 =电流密度J1X闭合环状磁性多层膜的横截面积，J1 102 106A/cm2)，该电流I1的 大小以足以改变软磁层同时又不影响硬磁性层的磁性状态为标准；该电流I1的两种方向可 以设定记忆单元的两种电阻状态(低电阻状态即软磁层和硬磁性层相对磁化状态相同；而 高电阻状态，即两磁性层相对磁化状态为反方向时)。参照图3B，对MRAM单元进行读操作时，包括以下步骤利用字线和位线选定需要 读取的垂直晶体管控制单元和磁性记忆单元；利用被选定的字线、场线一、场线二分别加一 适当电平，设定垂直晶体管为开状态；同时向被选定的位线通一适当大小的流经记忆单元 的电流I2(电流I2=电流密度J2X闭合环状磁性多层膜的横截面积，J2:10 102A/cm2)， 该电流I2的大小以输出适当的读出信号又不至于改变磁性层的磁化状态为标准。实施例4 本实施例与实施例3基本一致，区别在于本实施例中采用了具有金属芯的闭合环 状磁性多层膜。如图4A所示，本实施例的MRAM单元包括垂直晶体管、多层膜磁性隧道结 (多层膜MJT)和一组布线。其中，所述垂直晶体管与实施例3—致，不再赘述。本实施例中，所述多层膜MJT是闭合环状磁性多层膜MJT，可作为基本存储单元， 该环状磁性多层膜MJT含金属芯。所述多层膜MJT制作在所述漏极区金属电极层43上。参 考图4A，磁性多层膜记忆单元61制作在所述漏极区金属电极43上。更具体地，所述磁性多 层膜记忆单元61的结构及制备方法如下在抗高压击穿的垂直晶体管漏极电极层43上依 次沉积厚度为5nm的下部缓冲导电层Ta，厚度为15nm的反铁磁钉扎层Pt5ciMn5tl，厚度为5nm 的被钉扎磁性层Co6ciFe2ciB2ci，厚度为1. 3nm的中间层Al2O3，厚度为2nm的软磁层NiFeSiB和 厚度为5nm的覆盖层Pt，形成磁性多层膜；该磁性多层膜在刻蚀后的俯视何形状为椭圆环， 椭圆环的内短轴为300nm，内长轴为600nm，外短轴为500nm，外长轴为700nm。布置在圆环 中心，直径为200nm的AuCu金属芯布置在椭圆环形状的所述磁性多层膜的中心。所述金属 芯62与磁性多层膜之间以绝缘性能好的材料进行物理隔绝，优选氧化硅、氧化铝等。所述 磁性多层膜的覆盖层连接第一顶部金属电极层62。所述第一顶部金属电极层62不覆盖所 述金属芯64，所述金属芯64高于所述磁性多层膜并穿过所述第一顶部金属电极层62与第 二顶部金属电极层65连接。所述金属芯64与所述第一顶部金属电极层62之间以绝缘材 料隔离，优选氧化硅、氧化铝等。所述第一顶部金属电极层62、第二金属电极层65与所述垂 直晶体管两两之间均填充氧化物绝缘介质63，所述绝缘材料优选二氧化硅。所述抗高压击穿的垂直晶体管中源极区11和11’、栅极区12和12’、漏极延伸部 分41、漏极区42、漏极延伸部分的左右金属极板31和32，以及金属引线和绝缘填充部分的 材料可根据具体应用环境的需要进行选取。本实施例中，第一、第二绝缘介质30、30’以及氧化物绝缘介质63均采用SiO2。如图4B所示，所述记忆单元61形成在抗高压击穿的垂直晶体管漏极区电极层43上，所述漏极区电极层43与漏极区42直接相连；字线与垂直晶体晶体管的栅极金属层21 直接相连；读位线通过金属引线层62和该椭圆环状结构61相连，并和字线在空间上垂直布 置；写位线通过金属引线层65和该椭圆环状结构的金属芯64相连，并和字线、读位线在空 间上垂直布置；器件地线与源极金属电极10直接相连；场线一和场线二分别与漏极延伸部 分的左、右金属极板31和32直接相连，并与字线平行，垂直于读位线和写位线。参照图4B，对MRAM单元进行写操作时，包括以下步骤利用字线和写位线选定需 要写入的垂直晶体管控制单元和磁性记忆单元；在字线、场线一、场线二上分别加一适当电 平，设定垂直晶体管为开状态；同时向写位线通一适当大小的流经记忆单元61的电流I1, 并利用该电流在记忆单元中产生的涡旋磁场对该记忆单元进行写操作；此时，电流I1的大 小以足以改变软磁层的磁化取向而又不至于改变被钉扎磁性层的磁化取向为标准；改变电 流I1的方向可以设定软磁层相对于被钉扎磁性层的磁化取向(低电阻状态即软磁层和被 钉扎磁性层相对磁化状态相同；而高电阻状态，即两磁性层相对磁化状态为反方向时)。参照图4B，对MRAM单元进行读操作时，包括以下步骤利用字线和读位线选定需 要读取的垂直晶体管控制单元和磁性记忆单元；利用被选定的字线、场线一、场线二分别加 一适当电平，设定垂直晶体管为开状态；同时向被选定的读位线通一适当大小的流经记忆 单元的电流12，该电流I2的大小以输出适当的读出信号又不至于改变磁性层的磁化状态为 标准。实施例5本实施例提供一种基于垂直晶体管技术和双闭合环状磁性多层膜技术的双MRAM 单元，包括垂直晶体管、多层膜磁性隧道结和一组布线。与实施例1不同，本实施例中的每 个垂直晶体管的漏极区金属电极上都制作一个多层膜磁性隧道结，从而形成双MRAM单元 的结构，进一步提高了器件的集成密度。本实施例的器件的水平截面为矩形。图5A为所述双MRAM单元的俯视示意图，图 中虚线框表示位于器件里层的结构，但为了避免图示过于繁杂，图5A只示出了部分里层结 构，其中，栅极区电极34贯穿剖面一、二、三(为使图面简洁，未在图5A中示出完整的栅极 区电极34)，在剖面二的位置，栅极区电极34位于栅极区金属掩埋部33上方。另外，栅极 区金属掩埋部33和第一、第二漏极区41、41’之间均具有栅极区绝缘层32(32未在图5A中 示出)。图5C是图5A中剖面二的示意图，在该图中示出了本实施例的垂直晶体管的基本 结构。从图5C中可以看出，本实施例垂直晶体管的基本结构与实施例1 一致，因此不再赘 述。本实施例与实施例1的区别仅在于布线结构的不同以及因布线结构不同而对电极形状 和位置所作的适应性调整。如图5A所示，漏极区金属电极42向下延伸形成一延伸部，在所 述延伸部上制作多层膜磁性隧道结，即第一记忆单元71，在第一记忆单元71上方设置第一 金属电极层72，如图5D所示；所述漏极区金属电极42’向上延伸形成一延伸部，在所述延 伸部上制作多层膜磁性隧道结，形成第二记忆单元81，在第二记忆单元81上方设置第二金 属电极层82，如图5B所示。另外，需要说明的是，在剖面一和剖面三处，第一氧化物层11和第二氧化物层11’实际上是连成一片的，二者没有严格的界限。所述第一氧化物层11和第二氧化物层11’共 同形成一个槽状体。本实施例的第一、第二记忆单元71、81的具体结构和制作方法与实施例1的记忆单元一致，不再赘述。本实施例中的两个记忆单元也可采用其它结构的多层膜，两个记忆单 元的结构可以相同也可以不同，这是本领域普通技术人员容易理解的。 如图5A、5B、5C、5D所示，本实施例中，所述第一、第二记忆单元71、81分别形成在 第一、第二漏极区金属电极42、42’上，从而通过所述第一、第二漏极区金属电极42、42’分 别与第一、第二漏极区41、41’连接；两条位线通过第一、第二金属引线层72、82和第一、第 二记忆单元71、81相连，并和字线在空间上垂直布置；字线通过垂直晶体晶体管的栅极金 属引线层34与栅极金属层33相连，本实施例中两个记忆单元可以共用一条字线；地线通过 源极区金属引线21、第一、第二源极区金属电极22、22’与第一、第二源极区23、23’相连。 参照图5E，对双MRAM单元进行读、写操作，与实施例一中所述的对单个MRAM操作的相同，在 此不再重复。实施例6本实施例与实施例5基本相同，区别仅在于记忆单元采用了具有垂直各向异性的 磁性层。本实施例中，第一第二记忆单元71、81的结构及制备方法如下在垂直晶体管的 漏极区电极层上依次沉积的厚度为5nm的下部缓冲导电层Ta，厚度为9nm的(Pt 0. 5nm/Co 0. 4nm) 10十周期具有垂直各向异性的硬磁性膜，厚度为0. Snm的中间层Al2O3，厚度为2nm 的软磁层CoPt合金和厚度为5nm的覆盖层Pt ；形成垂直各向异性的磁性多层膜。所述磁 性多层膜在刻蚀后的俯视几何形状为椭圆环，该椭圆环的内短轴为50nm，内长轴为lOOnm， 外短轴为150nm，外长轴为200nm。值得说明的是，虽然上述各实施例中都采用了闭合环磁性多层膜磁性隧道结，但 本领域普通技术人员容易理解，也可以使用其它磁性多层膜磁性隧道结来替换闭合环磁性 多层膜磁性隧道结，只是由于存在近邻单元间的磁干扰；故采用非闭合环磁性多层膜磁性 隧道结的MRAM的集成密度无法达到上述实施例的水平。为了最好的解释本发明及其实际应用，从而使本技术领域的一般熟练人员能够利 用本发明。本案提出了此处所述的各个实施方案和例子。但本技术领域的一般熟练人员可 以理解的是上述的例子和描述仅仅是为了说明和举例的目的而提出的。所提出的描述不 被认为是无遗漏的，或是将本发明限制在所公开的准确形式。根据上面的论述，许多修正和 变化是可能的且不偏离下列权利要求的构思和范围。因此，除非另有规定，附图或此处指出 的本发明的任何组成部分都是以可能的组成形式而存在的，而不是以限制的形式给出的。
权利要求
一种基于垂直晶体管的磁性多层膜随机存储器，包括记忆单元、选择开关以及用于实现对所述记忆单元读写的布线，所述记忆单元采用多层膜磁性隧道结；其特征在于，所述选择开关采用垂直晶体管，所述垂直晶体管包括由下至上设置的源极区、栅极区和漏极区，所述漏极区上方连接有漏极区电极层，所述多层膜磁性隧道结制作在所述漏极区电极层上。
2.根据权利要求1所述的基于垂直晶体管的磁性多层膜随机存储器，其特征在于，所 述多层膜磁性隧道结的底部具有过渡层，所述过渡层的下表面与所述漏极区电极层连接； 所述过渡层材料为金属材料，所述过渡层材料的逸出功至多为单质硅逸出功的2. 5倍。
3.根据权利要求2所述的基于垂直晶体管的磁性多层膜随机存储器，其特征在于，所 述过渡层的面积为所述多层膜磁性隧道结水平方向截面面积的3-10倍。
4.根据权利要求1所述的基于垂直晶体管的磁性多层膜随机存储器，其特征在于，所 述用于实现对所述记忆单元读写的布线包括位线和地线，所述位线布设在所述多层膜磁性 隧道结的上方，所述地线布设在所述垂直晶体管的下方。
5.根据权利要求4所述的基于垂直晶体管的磁性多层膜随机存储器，其特征在于，所 述多层膜磁性隧道结采用闭合环状多层膜磁性隧道结。
6.根据权利要求5所述的基于垂直晶体管的磁性多层膜随机存储器，其特征在于，所 述闭合环状多层膜磁性隧道结不含金属芯；所述多层膜磁性隧道结顶部的覆盖层上表面设 置电极层，所述位线与所述的覆盖层上表面设置的电极层连接。
7.根据权利要求5所述的基于垂直晶体管的磁性多层膜随机存储器，其特征在于，所 述闭合环状多层膜磁性隧道结含有金属芯；所述多层膜磁性隧道结顶部的覆盖层上表面设 置第一引线层，所述金属芯上方连接第二引线层；所述位线包括读位线和写位线，所述读位 线与所述第一引线层相连，所述写位线与所述第二引线层相连。
8.根据权利要求1至7中任意一项所述的基于垂直晶体管的磁性多层膜随机存储器， 其特征在于，所述垂直晶体管为抗高压击穿垂直晶体管，所述垂直晶体管的所述漏极区和 栅极区之间填充有绝缘介质，并且所述漏极区的一部分向下延伸形成漏极区垂直延展部 分，所述漏极区垂直延展部分与所述栅极区接触。
9.根据权利要求4所述的基于垂直晶体管的磁性多层膜随机存储器，其特征在于，所 述垂直晶体管成对设置，每对垂直晶体管共用一个删极区电极，所述用于实现对所述记忆 单元读写的布线还包括字线，所述字线与所述删极区电极连接，所述字线位于所述位线下 方，且位于所述地线上方。
10.根据权利要求9所述的基于垂直晶体管的磁性多层膜随机存储器，其特征在于，所 述每对垂直晶体管中，具有两个漏极区电极层，分别沿水平方向延伸形成两个延伸部，所述 两个延伸部与所述两个漏极区电极层处于同一高度，在两个延伸部上分别制作一个多层膜 磁性隧道结，并且每个多层膜磁性隧道结分别连接各自的位线，以形成一对存储器单元。
11.根据权利要求10所述的基于垂直晶体管的磁性多层膜随机存储器，其特征在于， 所述多层膜磁性隧道结采用具有垂直各向异性的磁性多层膜。
全文摘要
本发明提供一种基于垂直晶体管的磁性多层膜随机存储器，包括记忆单元、选择开关以及用于实现对所述记忆单元读写的布线，所述记忆单元采用多层膜磁性隧道结；其特征在于，所述选择开关采用垂直晶体管，所述垂直晶体管包括由下至上设置的源极区、栅极区和漏极区，所述漏极区上方连接有漏极区电极层，所述多层膜磁性隧道结制作在所述漏极区电极层上。本发明器不仅提高MRAM在高密度集成方面的能力，还可进一步降低整个器件的功耗，提高抗击穿性能和抗辐射性能等。
文档编号G11C11/15GK101847436SQ200910080640
公开日2010年9月29日 申请日期2009年3月24日 优先权日2009年3月24日
发明者刘东屏, 韩秀峰 申请人:中国科学院物理研究所