专利名称：一种fifo存储器控制电路的制作方法
技术领域：
本实用新型涉及计算机技术领域，尤其涉及一种FIFO(First Input FirstOutput，先入先出队列)存储器控制技术。
背景技术：
先入先出队列(FIFO)是集成电路芯片内部广泛使用的存储器单元，通常用于数 据的缓存或者用于信号的跨时钟域传送。通常的FIFO如图l所示，是由写信号生成单元， 读信号生成单元，控制信号生成单元和存储体组成。当有数据写入时，写信号生成单元将数 据写入存储体，同时将其内部的写指针加l，指向下一个将要存储的数据位置；当要将数据 读出时，读信号生成单元产生存储体读信号，将数据从存储体读出，同时将读指针加l，指向 下一个将要读出的存储体数据位置。控制信号生成单元对写信号生成单元内的写指针和读 信号生成单元内的读指针做出比较，产生FIFO的空、满等状态信号。 然而随着当前集成电路规模的不断增大，集成电路芯片的系统调试难度也越来越 高。同时，FIFO在芯片内部的关键数据通路上往往担任至关重要的作用。在芯片调试过程 中，往往希望读取FIFO内部缓存的数据进行芯片功能分析和调试。但是，如图1，由于FIFO 对于其内部的存储体的读是在内部实现的，包括读地址计算也是内部提供。所以外部逻辑 在使用FIFO时只能得到FIFO当前即将输出的数据，对其内部数据并不能任意读取。所以 对调试带来极大的不便。
实用新型内容本实用新型的目的就是为了解决现有FIFO中内部数据不能任意读取的缺陷，提 出了一种新型的FIFO存储器控制电路，以增加FIFO存储器内部数据的任意读取功能，提高 了集成电路芯片的在系统调试效率。 为实现上述发明目的，本实用新型提出一种FIFO存储器控制电路，包括写信号生 成单元，读信号生成单元，控制信号生成单元及存储体，该FIFO存储器控制电路还包括 调试信号生成单元用于响应外部调试电路发出的调试读请求，并产生对所述存 储体的读命令； 多路选择器用于选择将读信号生成单元的读地址及调试信号生成单元的调试读 地址送至存储体进行读取。 其中，所述调试信号生成单元将外部调试电路发出的调试读请求转化为调试读使
能，并将该调试读使能连同调试读地址一起送入多路选择器进行选择读取。 所述调试信号生成单元还将存储体产生调试读答应及调试读数据信号传送至外
部调试电路。 该控制电路的接口信号包括有调试读请求，调试读地址，调试读答应和调试读数 据。
对FIFO存储器控制电路的控制方法包括如下步骤[0012] 1)在芯片开始运行后，根据芯片的工作情况判断是否要进行FIFO的在线调试；如 果需要，读信号生成单元停止对FIFO存储体的读操作； 2)外部调试电路发出调试读请求和调试读地址信号至调试信号生成单元；调试 信号生成单元将调试读请求转化为调试读使能，并将该调试读使能及调试读地址信号送入 多路选择器； 3)多路选择器从读信号生成单元的读地址和调试读地址中选出调试读地址送至 FIFO存储体，存储体将产生的调试读应答信号传送给调试信号生成单元； 4)调试信号生成单元将调试读应答及调试读数据送到到外部调试电路后，转入步 骤(1)。 其中，在所述步骤l)中，如果不需要进行FIFO的在线调试，则该FIFO存储器控制 电路进行正常的读写操作。 所述步骤3)中存储体是在下一个时钟周期将产生的调试读应答信号通过读数据
总线传送给调试信号生成单元。 所述的正常读写操作包括 1)当有数据写入时，写信号生成单元将数据写入存储体，同时将其内部的写指针 加l，指向下一个将要存储的数据位置； 2)当要将数据读出时，读信号生成单元产生存储体读信号，由二合一多路选择 器从信号生成单元的读地址和调试读地址中选出信号生成单元的读地址送至FIFO存储 体中，并将数据从存储体中读出，同时将读指针加l，指向下一个将要读出的存储体数据位 置； 3)控制信号生成单元对写信号生成单元内的写指针和读信号生成单元内的读指 针做出比较，产生FIFO的空、满等状态信号。 相对于现有技术，本实用新型提出的FIFO存储器控制电路弥补了当前通用FIFO 不能实现在线调试的缺陷。通过使用本实用新型提出的电路和方法，在数字集成电路芯片 中的FIFO使用本实用新型，可以在芯片运行过程中随时读取FIFO存储体中的数据，大大提 高数字集成电路芯片的调试效率，降低芯片的维护成本。
图1为现有通用的FIFO的结构框图； 图2为本实用新型提出的FIFO存储器控制电路的结构框图； 图3为本实用新型提出的FIFO存储器控制电路的数据处理流程图。
具体实施方式本实用新型所揭示的FIF0存储器控制电路，如图2所示，其包括写信号生成单元， 读信号生成单元，控制信号信号生成单元，存储体，调试信号生成单元以及调试信号生成单 元的读地址和读信号生成单元读地址的二选一多路选择器。该多路选择器选择性地将读信 号生成单元的读地址及调试信号生成单元的调试读地址送入存储体进行处理。该控制电路 的接口在现有技术所具有的写信号，读信号，输入数据接口以及输出数据及状态信号接口 的基础上，还增加了用于调试的FIFO内存储体读接口及用于调试的输出数据接口，具体为调试读请求接口 ，调试读地址接口 ，调试读答应接口和调试读数据接口 。 针对上述FIFO存储器控制电路，本实用新型还揭示了对FIFO存储器的数据处理
方法，如图3所示，其包括如下步骤 (1)在芯片开始运行后，根据芯片的工作情况判断是否要进行FIFO的在线调试； 如果需要，读信号生成单元停止对FIFO存储体的读操作； (2)外部调试电路发出调试读请求和调试读地址至调试信号生成单元；调试信号 生成单元将调试读请求转化为调试读使能，并将该调试读使能及调试读地址送入二合一多 路选择器； (3) 二合一多路选择器从读信号生成单元的读地址和调试读地址中选出调试读地 址送至FIFO存储体，存储体在下一个时钟周期将产生的调试读应答信号通过读数据总线 传送给调试信号生成单元； (4)调试信号生成单元将调试读应答及调试读数据送到到外部调试电路后，转入 步骤(1)。 在步骤(1)中，如果根据芯片的工作情况判断不需要进行FIFO的在线调试，则该 FIFO存储器控制电路进行正常的数据读写操作，即当有数据写入时，写信号生成单元将数 据写入存储体，同时将其内部的写指针加l，指向下一个将要存储的数据位置；当要将数据 读出时，读信号生成单元产生存储体读信号，由二合一多路选择器从读信号生成单元的读 地址和调试读地址中选出读信号生成单元的读地址送至FIFO存储体中，并将数据从存储 体中读出，同时将读指针加l，指向下一个将要读出的存储体数据位置，控制信号生成单元 对写信号生成单元内的写指针和读信号生成单元内的读指针做出比较，产生FIFO的空、满 等状态信号。 本实用新型的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可 能基于本实用新型的教示及揭示而作种种不背离本实用新型精神的替换及修饰，因此，本 实用新型保护范围应不限于实施例所揭示的内容，而应包括各种不背离本实用新型的替换 及修饰，并为本专利申请权利要求所涵盖。
权利要求一种FIFO存储器控制电路，包括写信号生成单元，读信号生成单元，控制信号生成单元及存储体，其特征在于该FIFO存储器控制电路还包括调试信号生成单元，用于响应外部调试电路发出的调试读请求，并产生对所述存储体的读命令；多路选择器，用于选择将读信号生成单元的读地址及调试信号生成单元的调试读地址送至存储体进行读取。
2. 如权利要求1所述的FIFO存储器控制电路，其特征在于所述调试信号生成单元将 外部调试电路发出的调试读请求转化为调试读使能，并将该调试读使能连同调试读地址一 起送入多路选择器进行选择读取。
3. 如权利要求1或2所述的FIFO存储器控制电路，其特征在于所述调试信号生成单 元还将存储体产生调试读答应及调试读数据信号传送至外部调试电路。
专利摘要本实用新型揭示了一种FIFO存储器控制电路，该控制电路包括写信号生成单元，读信号生成单元，控制信号生成单元及存储体，调试信号生成单元以及调试信号生成单元的读地址和读信号生成单元的读地址的二选一多路选择器；芯片开始工作后，经判断需要进行FIFO的在线调试，则读信号生成单元停止对FIFO存储体的读操作，转而进行FIFO的在线调试操作；本实用新型可以在芯片运行过程中随时读取FIFO存储体中的数据，大大提高数字集成电路芯片的调试效率，降低芯片的维护成本。
文档编号G11C29/00GK201532776SQ20092027020
公开日2010年7月21日 申请日期2009年11月26日 优先权日2009年11月26日
发明者徐昌发, 洪苗, 许俊, 贾复山, 龚源泉 申请人:盛科网络(苏州)有限公司