专利名称：一种电荷捕捉存储器及其制造方法
一种电荷捕捉存储器及其制造方法技术领域
本发明是关于非易失存储器，例如电荷捕捉非易失存储器，特别是关于一种具 有氮氧化硅隔离层能隙工程隧穿结构的多晶硅-氧化硅-氮化硅-氧化硅-氧化硅 (BE-SONOS)非易失电荷捕捉存储器及其制造方法。
背景技术：
闪存是非易失集成电路存储器技术的一类。传统的闪存使用浮动栅极存储单元。 随着存储装置的密度提升，浮动栅极存储单元之间逾加靠近，储存在相邻浮动栅极中的电 荷交互影响即造成问题，因此形成限制，使得采用浮动栅极的闪存密度无法提升。另一种闪 存所使用的存储单元称为电荷捕捉存储单元，其采用电荷捕捉层取代浮动栅极。电荷捕捉 存储单元是利用电荷捕捉材料，不会如浮动栅极造成个别存储单元之间的相互影响，并且 可以应用于高密度的闪存。
典型的电荷储存存储单元包含一场效晶体管(FET)结构，其中包含由通道所分隔 的源极与漏极，以及通过介电材料叠层而与通道分离的栅极。其中该介电材料包含隧穿介 电层、电荷储存层、与势垒介电层。较早的传统设计如SONOS装置，其中源极、漏极与通道形 成于硅基材(S)上，隧穿介电层则由氧化硅(0)之上，电荷储存层由氮化硅形成(N)，势垒介 电层由氧化硅(0)形成，而栅极则为多晶硅(S)。此种SONOS装置可实行多种现有的偏压技 术，利用电子隧穿进行编程，或者利用空穴隧穿、电子释放来进行擦除。为了达成实际擦除 操作所需的速度，隧穿介电层的厚度必须很薄(小于3纳米)。然而，在此厚度下，存储单元 的耐力及电荷保持特性相较于传统的浮动栅极技术是较差的。此外，若是使用相对较厚的 隧穿介电层，擦除操作所需的电场亦会导致电子自栅极注射通过阻挡介电层。此电子注射 导致一饱和擦除条件，在此电荷捕捉装置中的电荷阶级收敛至一平衡阶级。可参见由本案 发明人Lu等人所提出的美国专利号7，075，828，标题为”Operation Scheme with charge Balancing Erase for Charge Trapping Non-Volatile Memory，，。然而，假如擦除饱禾口阶 级太高的话，此存储单元反而根本无法被擦除，或是会造成在许多应用中介于编程与擦除 状态之间的临界边界太小了。
曾经进行一种新的技术研究以改善阻挡介电层减少电子在擦除所需的高电场情 况下自栅极注射通过的能力。可参阅美国专利第6912163号，由张等人发明"Memory Device Having High Work function Gate and Method of Erasing the same，，,在 2005 年 6 月 8 日公告；以及美国专利第7164603号，由施等人发明”Operation Scheme with High Work function Gate and Charge Balancing for Charge Trapping Non-Volatile Memory，，;及 施等人的论文”A Highly Reliable S0N0S-type NAND Flash Memory Cell with A1203Top Oxide”，IDEM 2003 (MANOS)；及施等人的论文” A Novel NAND-type M0N0S Memory using 63nm Process Technology for a Multi-Gigabit Flash EEPROMs，，，IEEE 2005。
此外，也曾经进行一种新的技术研究以改善隧穿介电层在低电场情况下的擦除表 现。可参阅美国专利公开第2006/0198189A1，由吕等人发明"Non-Volatile Memory Cells,Memory Arrays Including the same and Method of Operating Cells and Arrays，，， 在2006年9月7日公开(其描述”BE-S0N0S”技术；以及由吕等人的论文”BE-SONOS A Bandgap engineered SONOSwith Excel lent Performance and Reliability，，， IEEE 2005 年 12 月；王等人的论文”Reliability and Processing Effect of Bandgap engineered S0N0S(BE-S0N0S)Flash Memory", IEEE 2007 年 5 月；也可参阅美国专利公开 第 2006/0261401A1，由吕 Bhattacharyya发明"Novel Low Power Non-Volatile Memory and Gate Stack”，在2006年11月23日公开。BE-S0N0S装置具有三层的介电隧穿结构，以下会 更详细地描述，包括第一层的氧化硅，通常是小于1. 5纳米厚(在此称为隧穿层)，一层氮化 硅，通常是小于2. 5纳米厚(在此称为能带补偿层，及第三层的氧化硅，通常是小于3纳米 厚(在此称为隔离层)。由此三层结构相较于单一层隧穿介电层或是其它隧穿介电层工程， 因为在需要提供电荷保持能力的相对低电场下的操作模式的复杂的隧穿行为，在需要增加 此装置阈值电压的相对高电场下的操作模式，在需要电荷隧穿来降低此装置阈值电压的相 对高的负电场下的操作模式的复杂隧穿行为三者的优点，可以大幅改善其表现。
BE-S0N0S技术已经被验证可以提供绝佳的表面而可以克服许多传统S0N0S型态 存储器的擦除速度、耐力及电荷保持等问题。然而BE-S0N0S结构可以提供绝佳的可靠性， 但是其擦除速度仍是较为有限的。因此需要更进一步改善电荷捕捉存储单元的擦除速度， 同时不会伤害其耐力及电荷保持能力，因此能与使用浮动栅极的装置速度匹配。发明内容
使用由具有上述的介电隧穿层、能带补偿层及隔离层的BE-S0N0S装置可以改善 其表现，可以进一步将隔离层工程由氮氧化硅(SiOxNy，此处称为SiON)取代纯氧化硅，其中 隔离层的厚度及氮浓度被设定为可以保持获改善电荷保存力且空穴隧穿擦除速度也可以 提升。
氮氧化硅可以被制造为具有不同介电常数K，其能隙、及传导带与价带势垒高度是 介于氧化硅与氮化硅之间。通过降低价带势垒高度(增加氮浓度)，可以改善空穴隧穿的擦 除速度。同时，此氮氧化硅隔离层可以应用具有足够势垒高度与厚度以防止电荷保持很重 要的操作时的电荷流失。
因此，一种改良的能隙工程隧穿介电结构被提供包括具有可忽视的电荷捕捉效率 及能带补偿特性的组合材料。此能带补偿特性包括相对大的空穴隧穿势垒高度于与半导 体主体(隧穿层)之间接口的一个薄区域，同时在例如与该接口的如小于2nm的第一补偿 距离具有一增加的价带能级，所以自与半导体主体界面的空穴隧穿势垒高度(隧穿层)是 相对低的，此能带补偿特性也在该通道表面的一处超过2nm以上的一第二补偿距离处通过 提供一薄层氮氧化硅(隔离层)具有相相对高的空穴隧穿势垒高度而具有一增加的价带能 级，将此具有相相对低的空穴隧穿势垒高度材料与电荷捕捉层分隔。
在第一补偿距离的价带能级可以产一电场足以诱发空穴隧穿通过此介于半导 体主体与补偿层之间的接口，且也足以提升价带能级于补偿层之后至一相较于现有的 BE-S0N0S装置可以有效地消除低电场下工程隧穿结构的空穴隧穿势垒。此结构致能高速的 电场辅助空穴隧穿同时又能防止在其它应用中，例如自此存储单元读取数据或是编程相邻 存储单元，没有电场或小电场时诱发电荷流失通过此工程隧穿结构。
此处所描述的电荷捕捉存储器包含一半导体主体包括一具有通道表面的通道、一 栅极以及一数据储存结构介于该通道与该栅极之间，该数据储存结构包含一隧穿介电结 构，一电荷捕捉介电层于该隧穿介电结构之上，及一阻挡介电层于该电荷捕捉介电层之上。该隧穿介电结构包含一氧化硅第一层具有一空穴隧穿势垒高度、一氮化硅或氮氧化硅第二 层具有一小于该第一层的空穴隧穿势垒高度，以及一氮氧化硅第三层具有一大于该第二层 且小于第一层的空穴隧穿势垒高度。
在一代表性装置中，经工程隧穿介电层包含一超薄氧化硅层01 (例如小于等于 1. 5纳米)、超薄氮化硅层m (例如小于等于3纳米)以及超薄氮氧化硅层02 (例如小于等 于4纳米)所组成，且其可在和半导体本体的界面起算的一个1. 5纳米或更小的补偿下，增 加约2. 6电子伏特的价带能级。通过一低价带能级区域(高空穴隧穿势垒)与高传导带能 级，02层可将m层与电荷捕捉层分开一第二补偿(例如从接口起算约3. 5至4. 5纳米)。 由于第二处距离接口较远，足以诱发空穴隧穿的电场可提高第二处后的价带能级，以使其 有效地消除空穴隧穿势垒。因此，02层包含具有合适厚度(如3. 5纳米)的氮氧化硅并不 会严重干扰电场辅助的空穴隧穿，同时又可增进经工程隧穿介电层在低电场时阻绝电荷流 失的能力。第三层包含氮氧化硅中具有折射系数小于1. 72且具有厚度大于2. 5纳米。此 外，第三层包含氮氧化硅中具有折射系数介于1. 5到1. 63(包含)。
氮氧化硅的折射系数是在此材料中的氮浓度及氧浓度的一个常用指标。此折射系 数某种程度会取决于波长。因此，在此目的下所使用的波长通常是633纳米。对薄膜而言， 此折射系数是很难测量的。因此，如此处所描述的使用，此氮氧化硅材料中的氮浓度及氧浓 度由其折射系数所代表，是在波长为633纳米测量而得具有某些误差的折射系数。已为人 们熟知的是氮氧化硅材料中的传导带势垒高度会随着氧浓度的增加而逐渐减少，且氮氧化 硅材料中的介电常数会随着氧浓度的增加而逐渐减少。此外，折射系数也会随着氧浓度的 增加而逐渐减少。
此数据储存结构可以适用于电场通过该数据储存结构时诱发空穴隧穿通过该第 一层足以在1微秒内将该存储单元的一阈值电压降低超过4伏特且包括一平均电场强度介 于10百万伏特/厘米与14百万伏特/厘米之间的操作模式中。
控制电路及偏压电路与该存储单元阵列耦接，以施加偏压电压至所选取的存储单 元以进行读取、编程与擦除操作。
本发明的另一目的为提供一种制造此处所描述的存储单元的方法。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文系搭配较佳实施 例及所附图式，作详细说明如下。
本发明是由权利要求范围所界定。这些和其它目的，特征，和实施例，会在下列实 施方式的章节中搭配图式被描述，其中
图1显示根据本发明一实施例的存储单元的简要示意图。
图2为一现有技术包括能带补偿技术的隧穿介电结构于低电场下的能级示意图。
图3为一现有技术包括能带补偿技术的隧穿介电结构于高电场下的能级示意图。
图4至图6为介电隧穿结构的能带图，以帮助了解使用氮氧化硅隔离层的能带补偿技术。
图7显示一平带电压与擦除时间的关系图，以比较标准BE-SONOS存储单元与具有 氮氧化硅隔离层存储单元的表现。
图8显示平带电压与编程时间的关系图，此处讨论的范例中隔离层厚度为2. 5纳 米且具有不同的氮浓度。
图9显示平带电压与编程时间的关系图，此处讨论的范例中隔离层厚度为3. 5纳 米且具有不同的氮浓度。
图10显示平带电压与擦除时间的关系图，此处讨论的范例中隔离层厚度为2. 5纳 米且具有不同的氮浓度。
图11显示平带电压与擦除时间的关系图，此处讨论的范例中隔离层厚度为3. 5纳 米且具有不同的氮浓度。
图12显示平带电压与擦除时间的关系图，在第一范例中氮氧化硅隔离层的厚度 为2. 5内米，在第二范例中氮氧化硅隔离层的厚度为3. 5内米，且具有相同的氮浓度及两个 不同的偏压条件。
图13显示平带电压与擦除时间的关系图，在第一范例中氮氧化硅隔离层的厚度 为2. 5内米，在第二范例中氮氧化硅隔离层的厚度为3. 5内米，且具有较图12更高的氮浓 度及两个不同的偏压条件。
图14显示空穴隧穿电流密度与电压大小的关系图，此处讨论的范例中隔离层厚 度为2. 5纳米且具有不同的氮浓度。
图15显示空穴隧穿电流密度与电压大小的关系图，此处讨论的范例中隔离层厚 度为3. 5纳米且具有不同的氮浓度。
图16显示此处讨论的范例中编程步进脉冲(ISPP)表现。
图17显示此处讨论的范例中编程/擦除耐力的图示。
图18显示数据保存能力表现，此处讨论的范例中隔离层厚度为2. 5纳米且具有不 同的氮浓度。
图19示数据保存能力表现，此处讨论的范例中隔离层厚度为3. 5纳米且具有不同 的氮浓度。
图20显示在一氮氧化硅中具有不同氮浓度的样品由编程步进脉冲(ISPP)所反映 的电荷捕捉效率的示意图。
图21显示使用本发明存储单元的与非门(NAND)型态阵列的示意图。
图22显示使用与非门(NAND)型态的阵列的存储单元的剖面示意图，其是沿着垂 直于字线方向。
图23显示使用与非门(NAND)型态的阵列的存储单元的剖面示意图，其是沿着字 线方向。
图M为包含本发明实施例所描述的存储单元及偏压电路的集成电路的简化方块 图。
主要元件符号说明
10 通道
11 源极
12漏极
11 空穴隧穿层
14补偿层
15隔离层
16、77电荷捕捉层
17、78阻挡层
18浮动栅极
30半导体主体的能隙
3l空穴隧穿层的价带与传导带
32补偿层的能隙
3] 隔离层的价带与传导带
34电荷捕捉层的价带与传导带
37第一位置的价带能级
38第二位置的价带能级
50—58转变
5l电子隧穿电流
52空穴隧穿电流
60区块选取晶体管
6卜l一6卜N存储单元
62源极选取晶体管
70半导体主体
7l、72、7] 源／漏极终端
74、75通道
76介电隧穿结构
79字线层
80、8l叠层
82、83、84浅沟道隔离结构
8lo集成电路
812具有氮氧化硅隔离层的BE—SONOS存储阵列I0073] 8 14字线／区块选取译码器及驱动器I0074] 816字线I0075] 8 18位线译码器I0076] 820位线I0077] 822、826总线I0078] 824感应放大器与数据输入结构I0079] 828数据输入线
832数据输出线
834控制器
836偏压电路供应电压
830其它电路具体实施方式
本发明实施例搭配以下图1到图M进行详细描述。
图1显示一电荷捕捉存储单元的简要示意图，其使用一能隙工程介电隧穿层，此 介电隧穿层中包括一具有氮氧化硅的隔离层。此存储单元包括一通道10、一源极11与一 漏极12于邻接此通道的半导体主体内。图1包括于一擦除过程中所诱发的在此介电隧穿 层(层13 15)中标记为52的空穴隧穿及在阻挡层17中标记为51的电子隧穿，会在以 下详细地讨论。
在此实施例中的一栅极18，包括ρ+多晶硅。但也可以使用N+多晶硅。其它实施 例中，栅极18可使用金属、金属化合物或前二者的组合，像是钼、氮化钽、金属硅化物、铝或 其它金属或金属化合物栅极材料(如钛、氮化钛、钽、钌、铱、二氧化钌、二氧化铱、钨、氮化 钨及其它物材料)。于某些实施例中，较佳是使用功函数大于4电子伏特的材料，更佳是使 用功函数大于4. 5电子伏特的材料。各种可应用在栅极终端的高功函数材料可参见美国专 利第6，912，163号。该些材料通常是使用溅射或物理气相沉积技术来沉积，且可利用活性 离子刻蚀来进行图案化。
在图1所示的实施例中，介电隧穿层包含复合材料，包括称为空穴隧穿层的一第 一层13，其为二氧化硅层于通道10的表面10a，是利用如现场蒸汽产生(in-situ steam generation, ISSG)的方法形成，并选择性地利用沉积后一氧化氮退火或于沉积过程中加入 一氧化氮的方式来进行氮化。第一层13中的二氧化硅的厚度小于2纳米，最好是1. 5纳米 或更小。
第二层(称为能带补偿层)14的氮化硅层位于第一层13之上，且其是利用像是低 压化学气相沉积LPCVD的技术，于680°C下使用二氯硅烷(dichl0r0Silane，DCS)与氨的前 驱物来形成。于其它工艺中，能带补偿层包括氮氧化硅，其是利用类似的工艺及一氧化二氮 前驱物来形成。氮化硅层14的厚度小于3纳米，且较佳为介于1. 5纳米至2. 5纳米。在使 用氮氧化硅的实施例中，氮的浓度应该相对较高，例如大于建立折射系数为1. 72所需。
第三层的氮氧化硅层15(称为隔离层)位于氮化硅层14上，且其是利用像是单 一晶圆快速热处理工艺RTP或具有较现有技术能隙工程(BE-S0N0Q装置利用高温氧化物 HTO沉积形成氧化硅远低的热预算的低温化学气相沉积(LPCVD)方式形成。第三层15最 好是化学剂量的氮氧化硅层材质，其可以由方程式来表示=SiOxNy，其中2x+3y = 4。在此处 所描述的实施例中，第三层的氮氧化硅层15厚度是大于等于2. 5纳米，包括举例而言介于 3纳米至4纳米，且较佳为3. 5纳米。一种形成第三层的氮氧化硅层15的方法包括使用硅 甲烷(SH4)、一氧化二氮(队0)及氨气(NH3)的混合气体作为反应气体。形成第三层15的氮 氧化硅层的一氧化二氮(N2O)与硅甲烷加上氨气(SH4+NH3)的混合气体的流率体积比为介 于0. 0245至0. 375之间，举例而言，可以使用一常数的硅甲烷体积流率，而根据第三层15 的氮氧化硅层的所欲氮浓度来调整。形成第三层15的氮氧化硅层的硅甲烷与一氧化二氮 加上氨气(RCHNH3)的混合气体的流率体积比为介于1 2000至6 2000之间，最好是 4 2000。举例而言，形成第三层15的氮氧化硅层可以在单一晶圆低温化学气相沉积室中 进行。此外，例如是氩气或是氦气的惰性气体可以在形成第三层15的氮氧化硅层过程中被加入单一晶圆低温化学气相沉积室中作为稀释气体或承载气体。在形成第三层15的氮氧 化硅层过程中，工艺压力被设定在50到200Torr之间，而温度是在700到900°C之间，最好 是 800"C。
以下会更详细地描述，在一实施例中，此氮氧化硅具有氮的浓度可以建立折射系 数约为1. 63。此氮的浓度选取可以让介于第二层14与第三层15之间的接口的共价键转换 至一较负的阶级，以提供在第三层15相较于第二层14具有较高的空穴隧穿势垒。此外，此 氮的浓度选取可以让包含第一层13、第二层14和第三层15的隧穿结构中的电荷捕捉被忽 略。在以下所描述的范例中，可以让电荷捕捉被忽略第三层15的氮氧化硅中氮的浓度的临 界值是小于1. 72且大于等于1. 63。此外，可以改善擦除速度的此结构第三层15的氮氧化 硅中氮的浓度的临界值是大于1. 5。此氮氧化硅为基础的能隙工程(BE-SONOS)装置显示在 增加第三层15的氮氧化硅中氮的浓度大于1. 5可以改善编程/擦除速度。通过调整第三层 15氮氧化硅的性质，可以较现有具有氧化硅第三层的类似测试装置的编程时间降低至一半 及擦除时间降为10分之一。此外，氮氧化硅为基础的能隙工程(BE-SONOS)装置显示一较 低的擦除饱和。
对一 2. 5纳米厚度的第三层15氮氧化硅的150°C烘烤测试显示较大的折射系数会 增加电荷流失。然而增加第三层15氮氧化硅的厚度自2. 5纳米至3. 5纳米可以显著地减 少折射系数彡1.63的电荷流失，且显示具有与传统的能隙工程(BE-SONOS)装置相同或更 佳的保持特性。
关于介电隧穿层结构的详细说明请同时配合参考图3至图7。
于本实施例中，一电荷捕捉层16包括厚度大于等于5纳米的氮化硅，举例来 说，厚度约7纳米的氮化硅，且其是利用如LPCVD方式形成。本发明也可使用其它电荷 捕捉材料与结构，包括像是氮氧化硅(SixOyNz)、高含硅量的氮化物、高含硅量的氧化物， 包括内嵌纳米粒子的捕捉层等等。2006年11月23号公开，名称为“Novel Low Power Non-Volatile Memory and Gate Mack”，发明人为 Bhattacharyya 的美国专利申请公开号 第US2006/(^61401A1号揭露了多种可使用的电荷捕捉材料。
在此实施例中的阻挡介电层17包含具有厚度为大于等于5纳米的氧化硅，其可以 利用化学气相沉积或是原子层沉积(ALD)形成，或是将电荷捕捉层16中的氮化硅进行热转 换形成。替代地阻挡介电层的材料或组合材料也可以被使用。
在一代表性实施例中，第一层13中的二氧化硅的厚度为1. 3纳米；能带补偿层14 的氮化硅层厚度为2纳米；隔离层15的氮氧化硅层层厚度为3. 5纳米其具有折射系数约 1. 63 ；电荷捕捉层16的氮化硅层厚度为6纳米；及阻挡介电层17可以是厚度6纳米的氧化 硅。栅极材料可以是P+多晶硅(其功函数为5.1电子伏特)。
栅极18材料的选取以提供对阻挡介电层足够的势垒高度。适合做为栅极18的 材料包括N+多晶硅、铝、P+多晶硅、钛、氮化钛、钽、氮化钽、钌、钼、铱、二氧化钌、二氧化铱、 钨、氮化钨及其它物材料。
例示图式显示于一擦除程序时通过此电荷捕捉结构(13 17层)的动态电场。在 擦除程序时，电场会由施加于存储单元的通道和栅极的偏压Vw* Ve诱发，导致一穿过13 15层的电场Etun以及一穿过阻挡介电层17的电场EB。此穿过介电隧穿层的电场ETra大小 足以诱发空穴隧穿电流52至电荷捕捉层16中。而穿过阻挡介电层17的电场EB大小是相对较低的将电子隧穿电流有效的阻挡，允许较大的存储区间而不会有擦除饱和效应。在此 所教示的存储装置可以在擦除时施加至栅极和半导体主体偏压足够低的情况下，产生相对 小电场(例如E小于14百万伏特/厘米)穿越电荷捕捉结构(13 17层)，而在阻挡介电 层具有一相对应的较低电场。
图2为介电隧穿结构的传导带与价带的能级示意图，其中该介电隧穿结构包括传 统的能隙工程(BE-SONOS)装置的层13 15的叠层，图中可看出在一低电场下具有一「U 形」传导带与一「倒U形」价带。由图右侧开始，半导体本体的能隙乃于区域30，空穴隧穿 层的价带与传导带乃于区域31，补偿层的能隙乃于区域32，隔离层的价带与传导带乃于区 域33，而电荷捕捉层的价带与传导带乃于区域34。由于区域31、32、33内隧穿介电层的传 导带相较于能陷的能级而言较高，故捕捉于电荷捕捉区34的电子(以一个圆圈内包着负号 来表示)并无法隧穿至通道内的传导带。电子隧穿的机率与隧穿介电层内「U形」传导带下 的区域相关联，也与具有能陷的能级的一条至通道的水平线上的区域相关联。因此，在低电 场的条件下，电子隧穿现象不太可能发生。相同地，区域30内通道的价带中的空穴则受到 区域31、32、33全部厚度以及通道接口处高空穴隧穿势垒高度的阻挡，以致其无法隧穿至 电荷捕捉层(区域34)。空穴隧穿的机率与隧穿介电层内「反U形」价带上的区域相关联， 也与具有通道的能级的一条至电荷捕捉层的水平线下的区域相关联。因此，在低电场的条 件下，空穴隧穿现象不太可能发生。在一代表性实施例中，其中空穴隧穿层包括二氧化硅， 约4. 5电子伏特的空穴隧穿势垒高度可防止空穴隧穿。氮化硅内的价带(1.9电子伏特) 仍低于通道内的价带，因此，隧穿介电结构的区域31、32、33内的价带仍远低于通道区域30 内的价带。据此，本发明一实施例所描述的隧穿层具有能带补偿特征，包括位于半导体本体 接口处的薄区域(区域31)内相对较大的空穴隧穿势垒高度，以及距通道表面不到2纳米 处的第一位置的价带能级的增加37。此外，通过提供具有相对高隧穿势垒高度材料的薄层 (区域33)，能带补偿特征也包括与通道分开的第二位置的价带能级的减少38，形成反U形 的价带形状。相类似地，通过选择相同的材料，传导带具有一 U形的形状。
图3为介电隧穿结构的能带意图，图中显示为了诱发空穴隧穿(于图3中，01层 的厚度约为1. 5纳米)，于隧穿区域31中施加约-12百万伏特/厘米的电场下介电隧穿结 构的能带图。于电场中，价带由通道表面处向上倾斜。因此，在离通道表面一补偿距离处， 隧穿介电结构内的价带于价带能级中明显的增加，同时在图中可见其增加到高过通道区域 的价带内的能带能量。因此，当区域内(于图3中的阴影区域)的价带能级与隧穿叠层内 倾斜的反U形价带上的价带能级之间的面积减少时，空穴隧穿的机率将大幅增加。于高电 场下，能带补偿可有效地由隧穿介电层处消除区域32内的补偿层与区域33内的隔离层的 势垒效应。因此，在相对小电场(例如E小于14百万伏特/厘米)下，隧穿介电层可以产 生较大的空穴隧穿电流。
隔离层(区域33)将补偿层(区域32)与电荷捕捉层(区域34)隔离开，对于电 子与空穴在低电场下，此可增加有效势垒能力，并增进电荷维持。
于本实施例中，补偿层(区域32)的厚度必须够薄，以致其具有可忽略的电荷捕捉 效能。此外，补偿层为介电层而不具导电性。因此，对于使用氮化硅的实施例，补偿层的厚 度较佳小于3纳米，而更佳为2. 5纳米或更小。
对于采用二氧化硅的实施例来说，空穴隧穿区域31的厚度应小于2纳米，且较佳小于1. 5纳米。举例来说，于一较佳实施例中，空穴隧穿区域31为1. 3纳米的二氧化硅，且 其是经过如前所述的氮化处理，以得到超薄氮氧化硅。
对于依靠空穴隧穿的SONOS型存储器的隧穿介电层来说，其重点在于提高「空穴 隧穿」的效能而非电子隧穿，且目前此问题也已有了解决方案。举例来说，对于利用厚度够 薄的二氧化硅来提供较大的空穴隧穿的隧穿介电结构而言，其厚度将会因为太薄而无法有 效势垒电子隧穿引起的电荷流失。而通过工程适当的处理则可增进电子隧穿的效能。据此， 利用能隙工程将可提升利用电子隧穿而进行的编程以及利用空穴隧穿而进行的擦除操作。
图4、图5和图6为根据计算的介电隧穿结构能带图的三个例示，其中介电隧穿结 构的第一层13(使用与图1相同的参考符号)于通道之上的二氧化硅厚度约为1.3纳米， 第二层14的氮化硅厚度约为2纳米，及每一范例中具有不同的第三层15。请参阅图4，通 道及硅基板的能带显示于图的左侧。转变51显示由二氧化硅第一层13所建立的空穴隧穿 势垒，转变52显示在二氧化硅第一层13与第二层14的氮化硅的界面的能带补偿降低。转 变53显示在第二层14的氮化硅与二氧化硅第三层15的接口的能带补偿增加。转变M显 示在二氧化硅第三层15与包含氮化硅的电荷捕捉层的接口的能带补偿降低。在由图4所 代表的实施例中，二氧化硅第三层15的厚度约为2. 5纳米，且因此介于转变53和M之间 的距离约为2. 5纳米。
此例示中的这些能带是在平均电场约10百万伏特/厘米的偏压下而得。平均电 场可以由将通过此数据储存结构的电压除以这些层的等效氧化层厚度(EOT)而决定，其中 等效氧化层厚度(EOT)是等于其测量厚度乘上其与二氧化硅介电系数的比值而得。于基板 的共价键能级以下的区域由箭头阳所代表，且隧穿介电结构共价键之上的部分代表在此 电场下的隧穿机率。
图5显示类似的结构除了将二氧化硅第三层15的厚度增加为3. 5纳米因此转变 54A会更远离转变53。可以理解的是，于基板的共价键能级以下的区域由箭头55所代表， 且隧穿介电结构共价键之上的部分与图4中的结构相同。因此，可以发现仅是增加隔离层 15的厚度并不会改善擦除表现。
图6显示根据本发明实施例的一结构，其中第三层15硅使用的厚度为3. 5纳米的 氮氧化硅与相较于使用二氧化硅第三层15的转变53势垒高度约3. 5eV,降低了 IeV至转变 58的势垒高度约2. 5eV0此外，介于氮氧化硅层15与氮化硅介电捕捉层之间的转变57也 会降低。因此，于电场中，价带由通道表面处向上倾斜。因此，将转变52的补偿之后以及转 变58中的价带能级提升至一阶级相较于传统的能隙工程(BE-SONOS)装置可以有效地消除 在相对小电场下补偿后能隙工程隧穿介电结构中的空穴隧穿势垒。如此可以消除因为图4 和图5中第三层15内低于线55以下的区域56的一平均电场约10百万伏特/厘米所发生 的空穴隧穿机率分布。由图中可以看出，在转变58中的共价带补偿(及因此的氮浓度)大 小需要达成此结果是取决于隧穿层13和补偿层14的整体厚度以及电场的大小。
图7显示一具有类似于图5和图6中结构的平带电压Vfb与擦除时间的关系图，其 具有3. 5纳米厚的第三层15。轨迹100显示一氧化硅第三层15在12百万伏特/厘米平均 电场下的仿真擦除时间，且图中的实心圈显示测量值与仿真曲线十分吻合。轨迹101显示 一氮氧化硅第三层15(图中名为02)的模拟擦除时间，其具有一氮浓度可造成折射系数约 1.63，且图中的空心圈显示测量值与仿真曲线十分吻合。图式中亦显示其介电常数K。此图中显示使用此处所描述的技术可以将由阈值电压降低约4V所代表的擦除时间大约降低一 个数量级。使用此处所描述的氮氧化硅第三层15可以达成擦除时间小于1微秒。
下表显示许多不同实施例的测试结果，其中第一列是使用二氧化硅第三层15的 标准的能隙工程(BE-SONOS)装置。其它的范例则是使用厚度为2. 5纳米或3. 5纳米的氮氧 化硅第三层15。额外的范例则是使用具有折射系数约1.58的氮氧化硅第三层15。然而， 此范例的编程/擦除及编程步进脉冲(ISPP)表现与折射系数约1.63的样品类似，所以并 未于表中显示。
权利要求
1.一种电荷捕捉存储器，其特征在于，包含一存储单元阵列，在该阵列中的各自存储单 元包括一半导体主体，包括一具有通道表面的通道；一栅极；以及一数据储存结构，介于该通道与该栅极之间，该数据储存结构包含一隧穿介电结构，一 电荷捕捉介电层于该隧穿介电结构之上，及一阻挡介电层于该电荷捕捉介电层之上；其中该隧穿介电结构包含一氧化硅第一层具有一空穴隧穿势垒高度、一氮化硅或氮氧 化硅第二层具有一小于该第一层的空穴隧穿势垒高度，以及一氮氧化硅第三层具有一大于 该第二层且小于该第一层的空穴隧穿势垒高度。
2.根据权利要求1所述的存储器，其特征在于，该第三层包含氮氧化硅具有折射系数 介于1. 5到1. 63 (包含)之间，且具有一厚度介于大于3纳米至4纳米之间。
3.根据权利要求1所述的存储器，其特征在于，该第三层包含氮氧化硅具有折射系数 小于1. 72，且具有一厚度大于2. 5纳米。
4.根据权利要求1所述的存储器，其特征在于，该第一层具有一厚度小于1.5纳米，该 第二层具有一厚度小于2. 5纳米，且该第三层具有一厚度大2. 5纳米。
5.根据权利要求1所述的存储器，其特征在于，该数据储存结构可以使用于一操作模 式中，其是在一电场通过该数据储存结构时诱发空穴隧穿通过该第一层足以在小于1微秒 内将该存储单元的一阈值电压降低超过4伏特，且包括控制电路及偏压电路与该存储单元阵列耦接，以施加偏压电压至所选取的存储单元以 进行读取、编程与擦除操作，包括于该擦除操作时偏压电压通过该数据储存结构以诱发该 空穴隧穿。
6.根据权利要求1所述的存储器，其特征在于，该数据储存结构可以使用于一操作模 式中，其是在一电场通过该数据储存结构时诱发空穴隧穿通过该第一层足以在小于1微秒 内将该存储单元的一阈值电压降低超过4伏特，且包括控制电路及偏压电路与该存储单元阵列耦接，以施加偏压电压至所选取的存储单元以 进行读取、编程与擦除操作，包括于该擦除操作时偏压电压通过该数据储存结构以产生一 平均电场强度介于10百万伏特/厘米与14百万伏特/厘米之间来诱发该空穴隧穿。
7.根据权利要求1所述的存储器，其特征在于，该隧穿介电结构的该第一层与该通道 表面连接，且该栅极包含一导电材料具有一功函数等于或大于P+掺杂多晶硅。
8.根据权利要求1所述的存储器，其特征在于，该隧穿介电结构的该第一层与该栅极 连接。
9.一种电荷捕捉存储器，其特征在于，包含一存储单元阵列，在该阵列中的各自存储单 元包括一半导体主体包括一具有通道表面的通道；一隧穿介电层于该通道表面之上，该隧穿介电层包含一第一氧化硅层具有一厚度小于 等于2纳米、一氮化硅层于该第一氧化硅层之上具有一厚度小于等于3纳米，以及一氮氧化 硅层于该氮化硅层之上具有一厚度大于等于2. 5纳米；一电荷捕捉层于该隧穿介电层之上，具有一厚度大于等于5纳米；一阻挡介电层于该电荷捕捉层之上；以及一栅极于该阻挡介电层之上。
10.根据权利要求9所述的存储器，其特征在于，该氮氧化硅具有由折射系数介于1.5 到1. 63 (包含)之间的氮浓度，且具有一厚度介于3纳米至4纳米之间。
11.根据权利要求9所述的存储器，其特征在于，该氮氧化硅具有由折射系数小于1.72 的氮浓度，且具有一厚度大于等于3. 5纳米。
12.根据权利要求9所述的存储器，其特征在于，该第一氧化硅层具有一厚度小于1.5 纳米，该氮化硅层具有一厚度小于2. 5纳米，且该氮氧化硅层具有一厚度大于3纳米。
13.—种制造一电荷捕捉存储器的方法，其特征在于，包括定义一通道区域于一半导体主体中，该通道区域具有一通道表面；形成一介电叠层，包括形成一隧穿介电层、形成一电荷捕捉介电层、及形成一阻挡介电 层，其中该形成该隧穿介电层包含利用一热氧化工艺形成一氧化硅或氮氧化硅第一层于该 通道区域的一表面之上、利用低压化学气相沉积法形成一氮化硅或氮氧化硅第二层于该第 一层之上、以及利用低压化学气相沉积法形成一氮氧化硅第三层于该第二层之上；该第一层具有一空穴隧穿势垒高度、该第二层具有一小于该第一层的空穴隧穿势垒高 度，以及该第三层具有一大于该第二层且小于该第一层的空穴隧穿势垒高度；以及形成一栅极于该介电叠层之上。
14.根据权利要求13所述的方法，其特征在于，该第一层是使用现场蒸汽产生形成。
15.根据权利要求13所述的方法，其特征在于，该第二层是使用二氯硅烷与氨的前驱 物来形成。
16.根据权利要求13所述的方法，其特征在于，该第二层是使用二氯硅烷与氧化二氮 的前驱物来形成。
17.根据权利要求13所述的方法，其特征在于，该第三层包含氮氧化硅具有折射系数 介于1. 5到1. 63 (包含)之间，且具有一厚度介于约3纳米至4纳米之间。
18.根据权利要求13所述的方法，其特征在于，该第三层包含氮氧化硅具有折射系数 小于1. 72，且具有一厚度大于2. 5纳米。
19.根据权利要求13所述的方法，其特征在于，该第一层具有一厚度小于1.5纳米，该 第二层具有一厚度小于2. 5纳米，且该第三层具有一厚度大于2. 5纳米。
全文摘要
本发明公开了一种具有氮氧化硅隔离层能隙工程隧穿结构的电荷捕捉存储器及其制造方法，该电荷捕捉存储器包含一电荷储存结构，该电荷储存结构包含一捕捉层、一阻挡层、及一隧穿介电结构，该隧穿介电结构包含一薄的隧穿层、一薄的能隙补偿层以及一薄的隔离层包含氮氧化硅。此存储单元是利用低温工艺来制造。
文档编号G11C16/02GK102034538SQ20101021966
公开日2011年4月27日 申请日期2010年6月29日 优先权日2009年9月28日
发明者廖政华, 杨令武, 谢荣裕 申请人:旺宏电子股份有限公司