专利名称：操作非易失存储器器件的方法
技术领域：
示例性实施例涉及操作非易失存储器器件的方法，更具体地，涉及对非易失存储 器器件编程的方法，其能够减少进行验证操作所用的时间。
背景技术：
对非易失存储器器件进行编程、擦除、读取和验证操作。在进行编程或擦除操作的同时进行验证操作。具体地，随着被编程的数据的位数 的提高，针对编程操作进行验证操作所用的时间也增加。下面详细描述验证操作。图1是图解非易失存储器器件的图例。非易失存储器器件包含用于存储数据的存储器单元阵列10、用于选择位线BLe或 BLo的位线控制电路20和用于控制数据的输入和输出操作的页缓冲器30。存储器单元阵列10包含多个串Ste和Sto，每个串包含漏极选择晶体管DST和源 极选择晶体管SST。每个串还包含在漏极选择晶体管DST和源极选择晶体管SST之间串联 耦合的多个存储器单元FO到Fn。各串的漏极选择晶体管DST的漏极分别被耦合到位线BLe 和BLo，各串的源极选择晶体管SST的源极共同地被耦合到公共源极线CSL。各串的漏极选择晶体管DST的栅极被互连到漏极选择线DSL，各串的源极选择晶 体管SST的栅极被互连到源极选择线SSL。此外，沿跨过各串的行排列的存储器单元，即存 储器单元Fn的栅极被互连到对应的字线，即WLn。位线控制电路20包含偶开关元件21和奇开关元件22。偶开关元件21响应偶感 测脉冲BSLe而被操作，并且被配置成选择偶位线BLe。奇开关元件22响应奇感测脉冲BSLo 而被操作，并且被配置成选择奇位线BLo。页缓冲器30通过位线控制电路20被耦合到位线BLe和BLo中选定的一个，并且 被配置成在验证操作中验证选定存储器单元是否已经被编程。图2是图解编程非易失存储器器件的常规方法的图例。下面参考图1和2描述在选择偶位线BLe的情况下编程非易失存储器器件的操作。当进行编程操作时，页缓冲器30根据输入到页缓冲器30的数据将感测节点SO预 充电或放电。优选地，将耦合到要编程的单元的串的感测节点SO放电。当偶开关元件21 被提供逻辑高水平的偶感测脉冲BSLe并且接通时，偶位线BLe被放电到接地电压(OV)水 平。这里，当编程电压被提供给选定字线Sel. WL时，选定存储器单元被编程。通过电压被 提供给除了选定字线Sel. WL之外的剩余字线。通过上述编程操作，选定存储器单元的阈值 电压的每个可以上升到第一目标水平、第二目标水平或第三目标水平。当偶感测脉冲BSLe
4和提供给选定字线Sel. WL的编程电压偏移到逻辑低水平时，编程操作被停止，于是进行验 证操作。进行验证操作以验证选定存储器单元的阈值电压的每个是否已经达到第一到第 三目标电压中选定的一个。因此，通过根据相应目标水平提供不同水平的验证电压来进行 验证操作。更具体地，存储器单元能够处于阈值电压低于OV的擦除状态，或能够处于阈值 电压高于OV的编程状态(即，按照更高阈值电压的顺序，第一状态PV1、第二状态PV2和第 三状态PV3)。因此，在验证操作中，可以进行第一验证操作、第二验证操作和第三验证操作。为了进行验证操作，感测节点SO被预充电到高电压水平。在第一验证操作中，第一验证电压Vrl被提供给选定字线Sel. WL。响应于具有第 一感测脉冲(Vl)水平的偶感测脉冲BSLe，偶开关元件21被接通。这里，第一感测脉冲Vl 是用于位线预充电脉冲的信号。预充电感测节点SO和偶位线BLe被耦合在一起，于是偶位 线BLe也被预充电到根据预充电的感测节点SO的电位的高电压水平。更具体地，偶位线 BLe被预充电到电压(Vl-Vt)水平。这里，电压Vt是偶开关元件21的阈值电压。当偶位线BLe被预充电并且偶感测脉冲BSLe变成低逻辑水平时，偶开关元件21 被断开。在偶开关元件21被断开期间，偶位线BLe能够具有根据选定存储器单元的阈值电 压水平的不同电压水平(A或B)。比如，如果选定存储器单元具有低于第一验证操作中的第 一目标水平的阈值电压，则在选定存储器单元中形成沟道，因而偶位线BLe的电压水平被 接地的公共源极线CSL(B)降低。另外，如果选定存储器单元具有高于第一目标水平的阈值 电压，则在选定存储器单元上未形成沟道，因而偶位线BLe的电压水平保持完好的(A)。于 是，偶感测脉冲BSLe变成第二感测脉冲(V2)水平，并且在第二验证操作中，页缓冲器30感 测偶位线BLe的电压水平的偏移。另外，在第二验证操作和第三验证操作的每个中，在对应位线被预充电之后进行 感测操作。因此，可以增加进行验证操作所用的时间。
发明内容
示例性实施例涉及操作非易失存储器器件的方法，其中在位线被预充电一次之后 连续进行存储器单元的验证操作，从而能够减少进行验证操作所用的时间。此外，示例性实施例涉及操作非易失存储器器件的方法，其中在由于编程验证操 作中的漏电流而降低预充电位线的电压水平的情况下，感测脉冲偏移到低电压水平并且接 着进行编程验证操作，从而能够改进编程验证操作的可靠性。根据本发明实施例的操作非易失存储器器件的方法包括预充电耦合到串的位线， 向选定字线提供第一验证电压并且向除了所述选定字线之外的字线提供通过电压，向所述 位线和感测节点之间耦合的开关元件提供第一感测脉冲并且检测均具有高于所述第一验 证电压的阈值电压的存储器单元，向所述选定字线提供高于所述第一验证电压的第二验证 电压并且向除了所述选定字线之外的字线提供通过电压，以及向所述开关元件提供第二感 测脉冲并且检测均具有高于所述第二验证电压的阈值电压的存储器单元。一种根据本发明另一个实施方式的编程非易失存储器器件的方法，所述非易失存 储器器件包括多个串、耦合到相应串的位线和耦合在感测节点和所述相应位线之间的开关 元件，所述方法包括对所述串的选定存储器单元编程，预充电所述位线，向耦合到所述选定存储器单元的选定字线提供第一验证电压，向所述开关元件提供第一感测脉冲并且通过感 测转移到所述感测节点的电荷量来检测均具有高于所述第一验证电压的阈值电压的存储 器单元，向所述选定字线提供高于所述第一验证电压的第二验证电压，向所述开关元件提 供第二感测脉冲并且通过感测转移到所述感测节点的电荷量来检测均具有高于所述第二 验证电压的阈值电压的存储器单元，以及向所述选定字线提供高于所述第二验证电压的第 三验证电压，向所述开关元件提供第三感测脉冲并且通过感测转移到所述感测节点的电荷 量来检测均具有高于所述第三验证电压的阈值电压的存储器单元。一种根据本发明另一实施例的操作非易失存储器器件的方法包括预充电耦合到 串的位线，向所述串的选定字线提供第一验证电压，响应于第一感测脉冲感测所述位线，以 验证所述选定字线的存储器单元被编程于第一状态，向所述串的所述选定字线提供高于所 述第一验证电压的第二验证电压，以及响应于第二感测脉冲感测所述位线，以验证所述选 定字线的所述存储器单元被编程于第二状态。
图1是图解非易失存储器器件的图例；图2是图解编程非易失存储器器件的常规方法的图例；图3是图解非易失存储器器件的图例；图4是图解根据本发明实施方式的编程非易失存储器器件的方法的图例；而图5是图解根据本发明另一实施方式的编程非易失存储器器件的方法的图例。
具体实施例方式下面参照附图详细描述说明本公开的一些示例性实施例。提供附图以帮助本领域 普通技术人员理解本公开的示例性实施例。图3是图解非易失存储器器件的图例。非易失存储器器件包含用于存储数据的存储器单元阵列100、用于选择位线BLe 或BLo的位线控制电路200和用于控制数据的输入和输出操作的页缓冲器300。存储器单元阵列100包含多个串Ste和Sto，每个包含漏极选择晶体管DST和源极 选择晶体管SST。每个串还包含在漏极选择晶体管DST和源极选择晶体管SST之间串联耦 合的多个存储器单元FO到Fn。各串的漏极选择晶体管DST的漏极分别被耦合到位线BLe 和BLo，各串的源极选择晶体管SST的源极共同地被耦合到公共源极线CSL。各串的漏极选择晶体管DST的栅极被互连到漏极选择线DSL，各串的源极选择晶 体管SST的栅极被互连到源极选择线SSL。此外，沿跨过各串的行排列的存储器单元，即存 储器单元Fn的栅极被互连到对应的字线，即WLn。位线控制电路200包含偶开关元件210和奇开关元件220。偶开关元件210响应 偶感测脉冲BSLe而被操作，并且被配置成选择偶位线BLe。奇开关元件220响应奇感测脉 冲BSLo而被操作，并且被配置成选择奇位线BLo。页缓冲器300通过位线控制电路200被耦合到位线BLe和BLo中选定的一个，并 且被配置成在验证操作中验证选定存储器单元是否已经被编程。图4是图解根据本发明实施方式的编程非易失存储器器件的方法的图例。
下面参考图3和4描述把存储器单元的阈值电压提高到第一到第三目标水平的编 程方法。编程操作包括把选定存储器单元的阈值电压提高到目标水平的编程步骤，和验证 选定存储器单元的阈值电压水平的编程验证步骤。在编程步骤中，选定的感测节点SO被放 电，并且除了选定的感测节点SO之外的感测节点被预充电到编程禁止电压。在选定偶位线 BLe的情况下，当偶感测脉冲BSLe变成处于逻辑高水平时，偶位线BLe被放电。其它位线被 预充电到编程禁止电压(例如Vdd)。通过向选定字线Sel. WL提供编程电压来提高选定存 储器单元的阈值电压，并且编程通过电压被提供给除了选定字线之外的字线。当在提高选定存储器单元的阈值电压之后偶感测脉冲BSLe偏移到逻辑低水平 时，偶开关元件210被断开。此时，提供给选定字线Sel. WL的编程电压偏移到逻辑低水平。 接着进行编程验证操作。在用多个阈值电压编程多级单元(MLC)的情况下，优选地针对每 个阈值电压水平进行编程验证操作。也就是说，利用第一验证电压Vrl对阈值电压提高到 第一目标水平的存储器单元进行编程验证操作，利用第二验证电压Vr2对阈值电压提高到 第二目标水平的存储器单元进行编程验证操作，利用第三验证电压Vr3对阈值电压提高到 第三目标水平的存储器单元进行编程验证操作。在编程验证操作之前，感测节点SO被预充电到高电压水平。当偶感测脉冲BSLe 变成预充电电压(Vp)水平时，偶开关元件210被接通。因此，感测节点SO和偶位线BLe耦 合在一起，因而偶位线BLe被预充电。在编程验证操作中，能够连续进行第一验证操作、第二验证操作和第三验证操作。 通过在感测节点SO被预充电的情况下向选定字线Sel. WL提供第一验证电压Vrl来进行第 一验证操作。通过向第一验证电压Vrl被提供到的选定字线Sel. WL提供第二验证电压Vr2 来进行第二验证操作。通过向第二验证电压Vr2被提供到的选定字线Sel. WL提供第三验 证电压Vr3来进行第三验证操作。下面更详细地描述第一到第三验证操作的每个。进行第一验证操作以验证存储器单元的阈值电压是否已经达到第一状态PVl的 水平(即第一目标水平)。第一验证电压Vrl被提供给选定字线Sel. WL，验证通过电压被 提供给除了选定字线之外的字线。如上所述，当偶感测脉冲BSLe变成预充电电压(Vp)水 平时，偶开关元件210被接通。因此，预充电的感测节点SO和选定的偶位线BLe耦合在一 起，因而偶位线BLe被预充电到高电压水平。在偶位线BLe被预充电后，偶感测脉冲BSLe偏移到逻辑低水平，因而偶开关元件 210被断开。在偶开关元件210被断开期间，选定存储器单元被验证。此时，预充电偶位线 BLe的电压水平能够保持完好，或者能够根据选定存储器单元的阈值电压水平被降低。更 具体地，如果选定存储器单元的阈值电压低于第一验证操作的第一目标水平，则在选定存 储器单元上形成沟道。因此，偶位线BLe的电压水平降低(410)。然而，如果选定存储器单 元的阈值电压高于第一验证操作的第一目标水平，则在选定存储器单元上未形成沟道。因 此，偶位线BLe的电压水平保持完好。这里，能够响应于提供给选定字线Sel. WL的电压，即 第一验证电压Vrl来调整第一目标水平。在选定存储器单元被验证期间，漏极选择晶体管 DST和源极选择晶体管SST保持接通，并且公共源极线CSL接地。接着，为了感测偶位线BLe的电压水平，第一感测脉冲(Vl)水平的偶感测脉冲 BSLe被提供给偶开关元件210。如果选定存储器单元的阈值电压低于第一目标水平并且因
7而偶位线BLe的电压水平降低，则偶位线BLe的降低的电压水平被传递到感测节点S0，这改 变感测节点SO的电压水平。页缓冲器300根据感测节点SO的电压水平确定选定存储器单 元的阈值电压是否已经达到第一目标电压。如果偶位线BLe的电压水平因为选定存储器单 元的阈值电压高于第一目标水平而保持到预充电电压水平，则也保持感测节点SO的电压 水平。因此，如果保持感测节点SO的电压水平，则页缓冲器300确定选定存储器单元的阈 值电压已经达到第一目标水平。在进行第一验证操作之后，作为第一感测脉冲(Vl)水平提 供的偶感测脉冲BSLe偏移到逻辑低水平。进行第二验证操作以验证选定存储器单元的阈值电压是否已经达到第二目标电 压。更具体地，第二验证电压Vr2被提供给第一验证电压Vrl所提供到的选定字线Sel. WL， 并且验证通过电压被提供给除了选定字线之外的字线。接着，在未预充电感测节点SO的情 况下，偶感测脉冲BSLe偏移到第二感测脉冲(V2)水平，并且偶开关元件210被接通。因此， 偶位线BLe的电压水平被感测。这里，第二感测脉冲V2可以具有与第一验证操作期间使用 的第一感测脉冲Vl相同的水平。因此，页缓冲器300通过对感测节点SO的电压水平的偏 移进行感测来确定选定存储器单元的阈值电压是否已经达到第二目标水平。以和第二验证操作相同的方式进行第三验证操作，但是第三验证电压Vr3被提供 给选定字线Sel. WL。在第三验证操作中，可以提供具有与第一和第二验证中使用的感测脉 冲水平相同的第三感测脉冲(V3)水平的偶感测脉冲BSLe。在如上所述感测节点SO被预充电一次之后，在编程验证操作期间持续使用预充 电电压。因此，能够减少进行编程验证操作所用的时间。另外，在进行编程验证操作期间，可在偶位线BLe、串的有源区域和存储器单元中 产生漏电流。即使选定存储器单元的阈值电压被编程为高于目标电压，在编程验证操作中 也可能将编程操作确定为未完成的，因为偶位线BLe的电压水平被漏电流降低。具体地，如 果产生漏电流，则漏电流量可能在第一验证操作之后的验证操作中增加。因此，编程验证操 作的可靠性可能退化。因此，能够如下进行根据本发明实施例的编程验证操作。图5是图解根据本发明另一实施方式的编程非易失存储器器件的方法的图例。下面参考图3和5描述编程非易失存储器器件的操作。编程操作包括提高选定存储器单元的阈值电压的编程步骤和验证选定存储器单 元的阈值电压的验证步骤。在编程步骤中，为感测节点SO提供接地电压(例如，0V)，也通过感测节点SO为选 定位线BL提供接地电压。当编程电压被提供给选定字线Sel. WL时，选定存储器单元的阈 值电压上升。在这样的情况下，编程禁止电压(例如，Vdd)被提供给除了选定位线之外的 位线，编程通过电压被提供给除了选定字线之外的字线。在存储器单元的阈值电压上升之后，感测脉冲BSL变成逻辑低水平，逻辑低水平 的电压也被提供给选定字线Sel. WL。接着，进行编程验证操作。在用多个阈值电压编程多 级单元(MLC)的情况下，针对每个阈值电压水平进行编程验证操作。更具体地，编程验证操 作包含第一验证操作、第二验证操作和第三验证操作。具体地，在进行编程验证操作之前， 感测节点SO被预充电到高电压水平。具体地，在编程验证操作中，在选定位线BL被预充电一次之后，能够连续进行第 一验证操作、第二验证操作和第三验证操作。通过在感测节点SO被预充电的情况下向选定
8字线Sel. WL提供第一验证电压Vrl来进行第一验证操作。通过向第一验证电压Vrl被提 供到的选定字线Sel. WL提供第二验证电压Vr2来进行第二验证操作。通过向第二验证电 压Vr2被提供到的选定字线Sel. WL提供第三验证电压Vr3来进行第三验证操作。下面更 详细地描述第一到第三验证操作的每个。进行第一验证操作以验证选定存储器单元的阈值电压是否已经达到第一目标电 压。第一验证电压Vrl被提供给选定字线Sel. WL，验证通过电压被提供给除了选定字线之 外的字线。当感测脉冲BSL变成预充电电压(Vp)水平时，预充电的感测节点SO和选定位 线BL通过被接通的开关元件电连接在一起。因而选定位线BL被预充电到高电压水平。在 选定位线BL被预充电之后，感测脉冲BSL被禁止到逻辑低水平以断开开关元件。在开关元 件被断开期间，漏极选择晶体管DST和源极选择晶体管SST保持接通。因此，在上述时间期间，预充电位线BL的电压水平能够根据选定存储器单元的阈 值电压来改变。比如，如果选定存储器单元的阈值电压低于第一目标电压，即第一验证电压 Vr 1，则在选定存储器单元上形成沟道，因而位线BL的电压水平降低(510)。另外，如果选定存储器单元的阈值电压高于第一目标电压，则在选定存储器单元 上未形成沟道，因而位线BL保持在预充电电压水平。这里，第一目标电压可以响应于提供 给选定字线Sel. WL的第一验证电压Vrl而偏移。为了感测位线BL的电压水平，第一感测脉冲Vl作为感测脉冲BSL被提供给开关 元件。位线BL和感测节点SO响应于第一感测脉冲Vl而被耦合在一起。例如，如果位线BL 的电压水平因为选定存储器单元的阈值电压低于第一目标电压而降低，则位线BL的降低 的电压水平被传递到感测节点S0，这改变了感测节点SO的电压水平。页缓冲器300通过对 感测节点SO的电压水平的偏移进行感测来确定选定存储器单元的阈值电压没有达到第一 目标电压。然而，如果位线BL的电压水平因为选定存储器单元的阈值电压高于第一目标电 压而保持在预充电电压水平，则感测节点SO也保持在预充电状态。然而，如果在位线BL中产生漏电流，则应当保持在预充电电压水平的位线BL的电 压水平可能降低。因此，在第一验证操作的感测操作期间，优选地，提供给开关元件的感测脉冲BSL 具有第一感测脉冲(Vl)水平，该第一感测脉冲(Vl)水平相对于图4的感测脉冲水平降低 了由于漏电流而降低的位线BL的电压水平的平均值。在示例性实施例中，在第一验证操作 期间，测量位线BL的漏电流的量，并且第一感测脉冲(Vl)水平可以被降低所测量的值。通过这种感测操作，如果选定存储器单元的阈值电压高于第一目标电压，虽然提 供给位线BLe的电压由于漏电流而降低，页缓冲器300仍能够感测出感测节点SO的电压水 平得到保持，因而能够确定选定存储器单元的阈值电压已经达到第一目标电压。在进行第 一验证操作之后，感测脉冲BSL偏移到逻辑低水平。进行第二验证操作以验证选定存储器单元的阈值电压是否已经达到第二目标电 压。更具体地，第二验证电压Vr2被提供给第一验证电压Vrl所提供到的选定字线Sel. WL， 并且验证通过电压被提供给除了选定字线之外的字线。接着，通过在不预充电感测节点SO 的情况下向开关元件提供第二感测脉冲(V2)水平的感测脉冲BSL，感测位线BL的电压水 平。在这样的情况下，优选地，第二感测脉冲V2的水平低于第一感测脉冲Vl的水平，因为漏电流使得位线BLe的电压水平在第二验证时可变得低于第一验证操作时的位线BLe的电 压水平。例如，通过求出验证操作期间位线BL的平均降低量，能够使用比第一验证操作中 提供的第一感测脉冲Vl低出该平均降低量的第二感测脉冲V2。因此，虽然在位线BL中产 生漏电流，页缓冲器300仍能够根据选定存储器单元的阈值电压感测感测节点SO的电压水 平的偏移，并且能够确定选定存储器单元的阈值电压是否已经达到第二目标电压。在第三验证操作中，考虑到在位线BL中产生漏电流的情况，通过提供感测脉冲 BSL来进行感测操作，感测脉冲BSL具有比在第二验证操作中提供的第二感测脉冲V2低出 提供给位线BL的电压的平均降低量的第三感测脉冲(V3)水平。在利用增量步进脉冲编程(ISPP)方法进行编程操作的情况下，当进行向选定字 线提供编程电压并且验证编程操作的操作时能够进行上述验证操作。如上所述，在感测节点SO被预充电一次之后，在未再次充电的情况下在编程验证 操作期间使用预充电电压。因此，能够减少进行编程验证操作所用的时间。此外，虽然漏电流降低了位线BL中的预充电电压，然而能够防止漏电流导致的验 证操作的差错，因为在每个验证操作中提供感测脉冲BSLe或BSLo的降低的电压水平。因 此，能够改进非易失存储器器件的可靠性。根据本发明的示例性实施例，在编程验证操作期间，在位线被预充电一次之后，连 续提供感测脉冲。因此，能够减少进行编程验证操作所用的时间。虽然由于漏电流而降低 了预充电的位线的电压水平，然而能够通过逐渐降低感测脉冲的水平来改进编程验证操作 的可靠性。
权利要求
一种操作非易失存储器器件的方法，所述方法包括预充电耦合到串的位线；向选定字线提供第一验证电压并且向除了所述选定字线之外的字线提供通过电压；向所述位线和感测节点之间耦合的开关元件提供第一感测脉冲并且检测均具有高于所述第一验证电压的阈值电压的存储器单元；向所述选定字线提供高于所述第一验证电压的第二验证电压，并且向除了所述选定字线之外的字线提供通过电压；和向所述开关元件提供第二感测脉冲并且检测均具有高于所述第二验证电压的阈值电压的存储器单元。
2.如权利要求1所述的方法，其中所述第二感测脉冲的电压水平与所述第一感测脉冲 的电压水平相同。
3.如权利要求1所述的方法，其中所述第二感测脉冲的电压水平低于所述第一感测脉 冲的电压水平。
4.如权利要求1所述的方法，其中在不再次进行所述位线的预充电的情况下顺序进行 通过所述第一和第二感测脉冲对所述存储器单元的所述检测。
5.如权利要求1所述的方法，其中用所述第一验证电压对所述存储器单元的所述检测 包括从耦合到所述选定字线的选定存储器单元中验证编程于第一状态的存储器单元。
6.如权利要求1所述的方法，其中用所述第二验证电压对所述存储器单元的所述检测 包括从耦合到所述选定字线的选定存储器单元中验证编程于第二状态的存储器单元。
7.如权利要求1所述的方法，其中均具有高于所述第二验证电压的阈值电压的存储器 单元被编程于第三状态。
8.如权利要求3所述的方法，其中所述第二感测脉冲的电压水平比所述第一感测脉冲 的电压水平低出每个所述预充电位线的电位，其由于验证操作期间的漏电流而降低。
9.如权利要求1所述的方法，其中通过感测经所述开关元件从所述位线转移到所述感 测节点的电荷量来进行用所述第一和第二验证电压对所述存储器单元的所述检测。
10.一种编程非易失存储器器件的方法，所述非易失存储器器件包括多个串、耦合到相 应串的位线和耦合在感测节点和所述相应位线之间的开关元件，所述方法包括对所述串的选定存储器单元编程； 预充电所述位线；向耦合到所述选定存储器单元的选定字线提供第一验证电压，向所述开关元件提供第 一感测脉冲，并且通过感测转移到所述感测节点的电荷量来检测均具有高于所述第一验证 电压的阈值电压的存储器单元；向所述选定字线提供高于所述第一验证电压的第二验证电压，向所述开关元件提供第 二感测脉冲，并且通过感测转移到所述感测节点的电荷量来检测均具有高于所述第二验证 电压的阈值电压的存储器单元；和向所述选定字线提供高于所述第二验证电压的第三验证电压，向所述开关元件提供第 三感测脉冲，并且通过感测转移到所述感测节点的电荷量来检测均具有高于所述第三验证 电压的阈值电压的存储器单元。
11.如权利要求10所述的方法，其中所述第一到第三验证电压的提供包括向除了所述选定字线之外的字线提供通过电压。
12.如权利要求10所述的方法，其中用所述第一验证电压对所述存储器单元的所述检 测包括从所述选定存储器单元中检测编程于第一状态的存储器单元。
13.如权利要求10所述的方法，其中用所述第二验证电压对所述存储器单元的所述检 测包括从所述选定存储器单元中检测编程于第二状态的存储器单元。
14.如权利要求10所述的方法，其中用所述第三验证电压对所述存储器单元的所述检 测包括从所述选定存储器单元中检测编程于第三状态的存储器单元。
15.如权利要求10所述的方法，其中所述第一到第三感测脉冲被设置成具有相同水平 或逐渐降低。
16.如权利要求15所述的方法，其中所述第一到第三感测脉冲被设置成基于所述位线 的电压的大小而逐渐降低，其中所述位线的电压由于漏电流而降低。
17.一种操作非易失存储器器件的方法，所述方法包括预充电耦合到串的位线；向所述串的选定字线提供第一验证电压；响应于第一感测脉冲感测所述位线，以验证所述选定字线的存储器单元被编程于第一 状态；向所述串的所述选定字线提供高于所述第一验证电压的第二验证电压；和响应于第二感测脉冲感测所述位线，以验证所述选定字线的所述存储器单元被编程于 第二状态。
18.如权利要求17所述的方法，其中在不对所述位线预充电的情况下进行响应于所述 第二感测脉冲对所述位线的感测。
19.如权利要求17所述的方法，其中所述第二感测脉冲与所述第一感测脉冲相同。
20.如权利要求17所述的方法，其中所述第二感测脉冲低于所述第一感测脉冲。
全文摘要
本发明公开了操作非易失存储器器件的方法。操作非易失存储器器件的方法包含预充电耦合到串的位线，向选定字线提供第一验证电压并且向除了所述选定字线之外的字线提供通过电压，向所述位线和感测节点之间耦合的开关元件提供第一感测脉冲并且检测均具有高于所述第一验证电压的阈值电压的存储器单元，向所述选定字线提供高于所述第一验证电压的第二验证电压，并且向除了所述选定字线之外的字线提供通过电压，以及向所述开关元件提供第二感测脉冲并且检测均具有高于所述第二验证电压的阈值电压的存储器单元。
文档编号G11C16/24GK101937714SQ20101022274
公开日2011年1月5日 申请日期2010年6月30日 优先权日2009年6月30日
发明者李银晶 申请人:海力士半导体有限公司