专利名称：进行采样相位设定的主控制器、半导体装置以及方法
技术领域：
以下将说明的实施方式涉及与存储器装置进行数据输入输出处理的主控制器、半导体装置以及方法。
背景技术：
作为被用于数字照相机、便携式电话等便携式设备以及PC、电视等家电设备上、小型且可以携带的非易失性存储器，SD卡正在广泛地普及中。SD卡基于从主控制器接收到的时钟信号进行工作，主控制器利用发送给SD卡的时钟对从SD卡所接收的数据进行采样。此时的接收数据依照从主控制器LSI到SD卡的布线长度以及SD卡的响应速度而发生延迟。若SD卡的工作时钟在数十MHz以上，这一延迟有时候就会在工作时钟周期的一半以上。从而，主控制器在对接收到的数据进行采样时，就无法原封不动地使用已发送的时钟。在根据标准规定有SD卡上的延迟量的FDS(Fixed Data Sampling 固定数据采样)用的SD卡的情况下，发送时钟频率一般为数十MHz，数据接收用时钟则利用使发送时钟在插件板上的延迟用布线经过延迟的信号。亦即、利用在从主控制器经由插件板上的卡槽附近而返回到主控制器的延迟用布线上进行传输而经过延迟的发送时钟信号作为接收用时钟。这一方法具有可以不用考虑主控制器LSI内的I/O缓冲器以及插件板上的实际布线所造成的延迟这样的优点。但是如上述那样的现有方法，因需要在主控制器LSI上设置发送时钟用的管脚， 故带来管脚数的增加以及流经延迟用布线的电流所造成的功耗的增加。另外，不使用延迟用布线对接收数据进行采样，就需要在主控制器内部对发送时钟施加适当的延迟而生成采样用时钟。为了决定此延迟值，就必须考虑设置于主控制器内部的I/O缓冲器的延迟、布线的延迟以及制造的差异来进行决定。从而在此情况下，就有延迟值的决定较为困难这样的问题。再者由于是在主控制器内部所设定的延迟，所以在例如周围温度变化使延迟量发生了变化的情况下，就有无法进行延迟量的变更这样的问题。
发明内容
本发明要解决的课题就在于提供一种可以降低功耗的主控制器、半导体装置以及方法。实施方式是一种进行接收数据的采样的主控制器，包括保持可变数据采样(VDS)时的相位偏移量的VDS相位寄存器；保持固定数据采样(FDQ时的相位偏移量的FDS相位寄存器；
表示以VDS和FDS哪个模式进行数据采样的模式设定部；依照上述模式设定部的设定值，选择在上述VDS相位设定寄存器以及FDS相位设定寄存器中的一方所设定的相位偏移量，并作为采样位置进行提供的采样位置设定部；依照从上述采样位置设定部所提供的偏移量，偏移输入时钟信号的相位并作为采样时钟进行提供的时钟相位偏移部。其他实施方式是一种具备进行接收数据的采样的主控制器的半导体装置，包括保持可变数据采样(VDS)时的相位偏移量的VDS相位寄存器；保持固定数据采样(FDQ时的相位偏移量的FDS相位寄存器；表示以VDS和FDS哪个模式进行数据采样的模式设定部；依照上述模式设定部的设定值，选择在上述VDS相位设定寄存器以及FDS相位设定寄存器中的一方所设定的相位偏移量，并作为采样位置进行提供的采样位置设定部；依照从上述采样位置设定部所提供的偏移量，偏移输入时钟信号的相位并作为采样时钟进行提供的时钟相位偏移部。另外其他实施方式是一种进行接收数据的采样的方法，其中在VDS相位寄存器中保持可变数据采样(VDQ时的相位偏移量，在FDS相位寄存器中保持固定数据采样(FDS)时的相位偏移量，用模式设定部表示以VDS和FDS哪个模式进行数据采样，依照上述模式设定部的设定值，选择在上述VDS相位设定寄存器以及FDS相位设定寄存器中的一方所设定的相位偏移量，依照上述所选择的相位偏移量，偏移输入时钟信号的相位并作为采样时钟进行提{共。根据上述结构的主控制器、半导体装置以及方法，就可以降低功耗。
图1是表示应用第一实施方式的主控制器的整体结构的框图。图2是表示采样位置设定部22以及DLL23周边的详细结构的图。图3是表示VDS模式下的基准时钟和依照偏移量经过相位偏移的时钟的图。图4是表示第一实施方式的FDS模式下的基准时钟SDCLKI和各时钟的相位关系以及延迟量设定值的一例的图。图5是表示第一实施方式的FDS模式下的基准时钟SDCLKI和各时钟的相位关系以及延迟量设定值的其他例的图。图6是表示本发明第二实施方式的结构的图。图7是表示应用第三实施方式的主控制器的整体结构的框图。图8是表示应用第四实施方式的主控制器的整体结构的框图。
具体实施例方式总之，根据实施方式之一，本发明提供一种进行接收数据的采样的主控制器，该主控制器包括保持VDS时的相位偏移量的VDS相位寄存器；保持FDS时的相位偏移量的FDS 相位寄存器；表示以VDS和FDS哪个模式进行数据采样的模式设定部；依照上述模式设定部的设定值，选择在上述VDS相位设定寄存器以及FDS相位设定寄存器中的一方所设定的相位偏移量，并作为采样位置进行提供的采样位置设定部；以及依照从上述采样位置设定部所提供的偏移量，偏移输入时钟信号的相位并作为采样时钟进行提供的时钟相位偏移部。最近，人们正在开发工作频率达到2百MHz以上的SD卡。在这种SD卡中，一般是以VDS(Variable Data Sampling 可变数据采样)模式进行数据采样。在VDS模式下，当延迟量因周围温度变化等而变化时，就依照延迟量变化来变更数据采样的定时。在VDS模式下检测出信号延迟量，并将该延迟量作为相位偏移量提供给 DLL (Delay Locked Loop 延迟锁定环)。数据采样利用基于被提供给DLL的相位偏移量使发送时钟经过延迟的信号来进行。本实施方式，在VDS模式对应的主控制器以FDS模式使用SD卡时，基于利用VDS 用的DLL而经过延迟的发送时钟来采样数据。一般而言，DLL的延迟量越小则相应地精度越高。在欲高精度地实现较大延迟量时，就必须使用高价的DLL。从而，因VDS用的DLL的延迟量被设定成必要最小限度，故VDS 用DLL的最大延迟量一般而言要小于频率较低的FDS用SD卡的延迟量。从而，就无法将 VDS用DLL直接使用于FDS模式SD卡。下面，参照附图来说明实施方式。图1是表示应用第一本实施方式的信息处理系统主要部分的结构的框图。图1包括信息处理装置20和SD卡19，信息处理装置20包括主装置18以及主控制器10。信息处理装置20例如是数字照相机、PC等电子设备。信息处理装置20和SD卡 19通过SD卡槽30而连接起来。主控制器10例如构成为LSI，对主装置(例如CPU) 18和SD卡19间的数据传输进行控制。另外，主控制器10通过SD卡槽30被直接连接到SD卡。由于主控制器10作为控制SD卡19的主侧装置而发挥功能，所以也被称之为SD主控制器。主控制器10包括主接口 11、倍频/分频器12、发送电路13、接收电路14、采样信号生成部15、放大器16、输入输出门17。倍频/分频器12对在主装置的频率设定下所发生的时钟CLK进行倍频或者分频以生成时钟信号SDCLKI等，并作为工作时钟提供给各部，并且还通过放大器16对SD卡提供信号SDCLK。采样信号生成部15对SDCLKI施加适当的延迟，并提供用于对接收信号进行采样的FDS用以及VDS用采样时钟。主接口 11按照SD卡的标准来控制数据DAT、指令CMD等信号的收发。发送电路 13借助于F/F(触发器)13a使经由多个位线从主接口 11所输入的发送数据DAT以及发送指令CMD进行信号同步而输出。接收电路14借助于F/FHa使经由多个位线从SD卡所输入的接收数据DAT以及接收指令CMD信号进行信号同步而输出。输入输出门17对数据DAT 以及指令CMD信号的传输路径进行控制。图2是表示采样信号生成部15的结构的图。采样信号生成部15包括各种寄存器 21a 21d、采样位置设定部22以及时钟相位偏移部(以下称之为DLL) 23。寄存器21a是设定VDS模式下的相位的寄存器，寄存器21b是设定FDS模式下的相位的寄存器。寄存器21c是设定VDS/FDS模式的切换的寄存器，寄存器21d是设定是否执行自动调谐(后述)的寄存器。这些寄存器的内容通过主装置18来进行设定。采样位置设定部22判断采样所需要的时钟位置，并将该位置作为偏移量输出给 DLL23。DLL23依照来自采样位置设定部22的偏移量来进行时钟的相位偏移。DLL23输出可以在VDS模式的最高频率(例如208MHz)下进行一个周期的相位偏移(延迟)的时钟CLK_FP ；可以从该时钟CLK_FP进行半个周期的相位偏移的时钟CLK_CP ； 可以进一步从CLK_CP进行半个周期的相位偏移的CLK_BP。这三个时钟信号是在VDS模式时检测当前的延迟量时所使用的信号。一般而言，中央的时钟CLK_CP被用于接收信号的采样。主装置(CPU) 18在使SD卡进行工作时，首先以FDS模式(低速时钟)将各相位偏移量 TF/T/TB分别设定于在VDS相位设定寄存器21a内所设置的三个寄存器。此外，SD卡的实际工作时钟频率依照用途而决定。另外，VDS模式较之于FDS模式一般而言工作复杂，功耗亦大。从而，根据工作时钟频率来决定采样模式。例如，即便在使用同一 SD卡的情况下，也是在数十MHz左右的比较低速的用途时采用FDS模式，而在图像传输等高速的用途时则采用VDS模式。图3表示VDS模式下的基准时钟SDCLKI和依照偏移量TF/T/TB经过相位偏移的时钟CLK_FP/CLK_CP/CLK_BP。偏移量TF是相对于输入时钟而言相位最早的时钟CLK_FP 的相位偏移量，偏移量T是从CLK_FP到中央的时钟CLK_CP的相位偏移量，偏移量TB是从 CLK_CP到相位最迟的时钟CLK_BP的相位偏移量。也就是说，从基准时钟SDCLKI到相位最迟的时钟CLK_BP的相位偏移量相当于偏移量TF、T、TB之和。此外，在VDS模式下使用如图 3那样三个相位相互错开的时钟CLK_FP、CLK_CP、CLK_BP，检测出采样时钟的延迟量的温度漂移，以校正采样时钟的相位。最大的相位偏移量是偏移量TF为基准时钟SDCLKI的VDS最高工作频率时的一个周期(Vdmax)，偏移量T和偏移量TB均为一周期的一半(Vdmax/2)。DLL23的延迟量与输入 SDCLKI的频率无关，是基于设定寄存器21a的设定值(TF、Τ、TB)的固定值。从而，在将工作频率设定得慢于上述VDS最高工作频率时，偏移量TF的最大值就小于工作频率一个周期的延迟量。在本实施方式中，新设置FDS的相位设定用寄存器21b，以使得即便在FDS模式下也能够使用具有这种特性的VDS模式用DLL23。FDS模式时的相位设定值，由主装置设定于FDS相位设定寄存器21b作为偏移量TFDS。FDS模式时的偏移量TFDS就是从基准时钟 SDCLKI的相位偏移量。图4表示在FDS模式下，时钟的延迟量未超过VDS的一个周期Vdmax时的基准时钟SDCLKI和各时钟的相位关系以及延迟量设定值。FDS模式的工作频率小于等于VDS模式的最高工作频率的一半。在以FDS模式所设定的延迟量未超过VDS模式最高频率的一个周期(DLL23的最大延迟量Vdmax)时，采样位置设定部22将寄存器21b中所设定的偏移量TFDS作为偏移量TF进行输出，并输出“0” 作为偏移量T和偏移量TB。据此，CLK_FP如图4那样仅仅延迟TFDS，但CLK_CP和CLK_BP的相位与CLK_FP相同。其结果就在中央的时钟CLK_CP上附加设定寄存器21b中所设定的延迟TFDS。在本实施方式中，在FDS模式的情况下使用中央的CLK_CP作为接收数据的采样时钟。寄存器21b的相位偏移量TFDS是由主装置设定为适当值的偏移量。
接着，说明在FDS模式下，时钟的延迟量超过VDS时的最高频率的一个周期Vdmax 时的工作。如前所述，FDS模式的工作频率小于等于VDS模式的最高工作频率的一半。也就是说，一般而言，在FDS模式下，对DLL23的输入时钟SDCLKI的频率远远低于VDS模式。从而， 仅仅通过偏移量TF的设定，无法将FDS模式下的一个周期的延迟附加在时钟SDCLKI上。图5表示在FDS模式下，时钟的延迟量超过VDS的一个周期Vdmax时的基准时钟 SDCLKI和各时钟的相位关系以及延迟量设定值。在设定的延迟超过VDS模式的最高频率的一个周期Vdmax时，采样相位设定部22 将寄存器21b中所设定的延迟量TFDS分成延迟量TF和延迟量T进行输出。在延迟量TF 上设定VDS模式时的最大延迟量Vdmax，并将不足的部分设定为延迟量T。从而，如图5那样就能够在中央的时钟CLK_CP上附加寄存器21b中所设定的延迟量TFDS。如前所述，采样信号生成部15构成为时钟CLK_CP作为接收数据的采样时钟而使用。这样在本实施例中，设置FDS专用的相位设定寄存器21b，并由主装置在寄存器 21b上设定适当的相位偏移量TFDS。采样位置设定部22就可以基于偏移量TFDS将相当于来自SD卡的信号延迟量的偏移量赋予采样时钟。另外根据本实施例，可以在FDS模式下共用在VDS模式所利用的DLL23，并输出附带适当延迟的采样时钟CLK_CP，而不使用经由延迟线(后述)的反馈时钟。这里，虽然在 FDS模式下无法将FDS时钟的一个周期的延迟附加于采样时钟，但如果附加图5范围内的延迟则实质上足够。即便在从VDS模式切换到FDS模式的情况下，由于在FDS用的寄存器21b上预先设定有适当的偏移量，所以DLL立即从VDS模式的设定切换到FDS模式的设定，不需要再次设定FDS模式的延迟量。接着，就在寄存器21b上设定的FDS时的偏移量TFDS进行说明。在FDS相位设定寄存器21b上设定的偏移量(延迟量)TFDS必须考虑I/O缓冲器以及布线延迟的差异、外部布线的延迟等进行设定。在决定延迟量较困难的情况下，通过 “调谐”来决定相位偏移量。在本实施方式中，设置用于指示通过调谐来决定相位偏移量的自动调谐设定寄存器21d(l位寄存器)。主装置在通过调谐来决定在寄存器21b上设定的偏移量TFDS时，将自动调谐设定寄存器例如设定成“ 1 ”。采样位置设定部22在自动调谐寄存器21d被设定成“1”时，将设定寄存器21b上所设定的偏移量TFDS提供给DLL23。主装置在SD卡的初期化程序中，通过读入SD卡内的特定寄存器的内容来检查SD 卡是否持有已知的数据模式即调谐模式。在SD卡持有调谐模式时，与VDS模式同样地进行如下调谐以决定采样位置。即主装置利用设定寄存器21b —点一点地改变采样时钟的偏移量，从SD卡反复读出调谐模式进行采样。判断通过采样所获得的数据是否与已知的调谐模式相一致，将最稳定获得正确数据的偏移量决定为偏移量TFDS并设定于寄存器21b。据此在寄存器21b上设定最佳的偏移量。在SD卡未持有调谐模式的情况下，主装置在调谐前，以SD卡的初期化中使用的较慢时钟预先将调谐模式写入到SD卡。在调谐执行时通过读出预先所写入的调谐模式，如上述那样进行调谐，并在寄存器21b上设定最佳的偏移量TFDS。如以上所说明那样根据本发明的实施方式，通过设置FDS用的设定寄存器21b，能够在FDS下共用在VDS所利用的DLL23。据此就无需外部管脚，并能够削减管脚数/功耗。另外，通过FDS用的设定寄存器21b，可以进行与主控制器LSI内的I/O延迟及布线的延迟差异相应的延迟调整，进而即便在插件板上的布线延迟发生了变化时也可以进行调整，所以还能够作为IP进行提供。接着说明本发明的变形例。图6表示第二实施方式的结构。此实施方式，具备切换寄存器31并根据状况来切换采样时钟，其中，该切换寄存器31使用主控制器的内部时钟SDCLKI和使之在延迟线32进行传输所获得的外部时钟的哪个作为FDS模式下的采样时钟来切换。切换部36依照输入信号/SDCRISEL来切换时钟 CLK_CP0根据为VDS所设计的DLL23的特性，在FDS模式时使用DLL对内部时钟SDCLKI附加必要的延迟较为困难的情况下，选择在延迟线32上经过传输的外部反馈时钟SD_FB。另外，为了决定DDL的延迟量，只要对DDL的偏移量进行调整，以使得与在延迟线 32上经过传输的外部反馈时钟相同的延迟附加在采样时钟上即可，所以不需要进行调谐。进而，在这样决定了 DDL23的偏移量以后，由于时钟不需要在延迟线32上进行传输，所以在时钟SDCLKI输出侧设置“与”门34，通过停止时钟就能够削减功耗。根据第二实施方式，借助于采样时钟的切换功能，即便在内部时钟因DLL的特性而无法利用的情况下，也能够利用基于延迟线的延迟而生成适当的相位的采样时钟。图7是表示信息处理系统的第三实施方式的主要部分结构的框图。本实施方式的信息处理系统是存储器装置40与主装置18以及主控制器10 —起内置于信息处理装置20。还可以依照系统的种类以及用途而设想存储器19、主装置18以及主控制器10构成在同一框体内、或构成在同一基板上、或者构成在一个芯片上等各种各样的方式。图8是表示信息处理系统的第四实施方式的主要部分结构的框图。本实施方式的信息处理系统作为存储器装置40被设置在主控制器10内，此主控制器10还可以构成在单一基板上、或者作为单一的半导体芯片而构成。还可以依照系统的种类以及用途而设想主控制器10以及主装置18构成在同一框体内、或者构成在同一基板上等各种各样的方式。尽管已叙述某些实施方式，但这些实施方式只是以示例的方式进行描述，并非意图限定本发明的范围。实际上，这里所叙述的新颖实施方式可以以各种其他形态而实施，进而，还可以在这里所叙述的各实施方式的形态上进行增删和变更而不偏离本发明精神。附加的权利要求及其等同物意图覆盖此类形态或者更改以便落在本发明的精神和范围内。
权利要求
1.一种进行接收数据的采样的主控制器，其特征在于，包括 保持可变数据采样(VDQ时的相位偏移量的VDS相位寄存器； 保持固定数据采样(FDQ时的相位偏移量的FDS相位寄存器； 表示以VDS和FDS中的哪个模式进行数据采样的模式设定部；根据上述模式设定部的设定值，选择在上述VDS相位寄存器以及FDS相位寄存器中的一方所设定的相位偏移量，并作为采样位置进行提供的采样位置设定部；以及根据从上述采样位置设定部所提供的偏移量，使输入时钟信号的相位偏移并作为采样时钟进行提供的时钟相位偏移部。
2.根据权利要求1所记载的主控制器，其特征在于，还包括设定是否执行FDS用的自动调谐的自动调谐寄存器，上述采样位置设定部在由上述 FDS自动调谐寄存器设定了 FDS自动调谐时，选择在FDS相位寄存器上所设定的相位偏移量；在初始化时通过调谐自动设定FDS用采样位置的单元。
3.根据权利要求1所记载的主控制器，其特征在于，还包括切换将内部时钟和使该内部时钟在外部延迟线经过延迟的外部时钟的哪个用作采样时钟的切换部。
4.根据权利要求1所记载的主控制器，其特征在于，上述接收数据是从SD卡所发送的数据。
5.一种半导体装置，具备进行接收数据的采样的主控制器，该半导体装置的特征在于， 包括保持可变数据采样(VDQ时的相位偏移量的VDS相位寄存器； 保持固定数据采样(FDQ时的相位偏移量的FDS相位寄存器； 表示以VDS和FDS哪个模式进行数据采样的模式设定部；根据上述模式设定部的设定值，选择在上述VDS相位寄存器以及FDS相位寄存器中的一方所设定的相位偏移量，并作为采样位置进行提供的采样位置设定部；以及根据从上述采样位置设定部所提供的偏移量，使输入时钟信号的相位偏移并作为采样时钟进行提供的时钟相位偏移部。
6.根据权利要求5所记载的半导体装置，其特征在于，还包括设定是否执行FDS用的自动调谐的自动调谐寄存器，在由上述FDS自动调谐寄存器设定了 FDS自动调谐时，上述采样位置设定部选择在FDS相位寄存器上所设定的相位偏移量； 以及在初始化时通过调谐自动设定FDS用采样位置的单元。
7.根据权利要求5所记载的半导体装置，其特征在于，还包括切换将内部时钟和使该内部时钟在外部延迟线经过延迟的外部时钟中的哪个用作采样时钟的切换部。
8.根据权利要求5所记载的半导体装置，其特征在于，上述接收数据是从SD卡所发送的数据。
9.根据权利要求5所记载的半导体装置，其特征在于，还包括存储器装置，上述接收数据从上述存储器装置进行发送，其中，上述存储器装置和上述主控制器构成在一个芯片上。
10.一种进行接收数据的采样的方法，其特征在于，包括以下步骤 在VDS相位寄存器中保持可变数据采样(VDQ时的相位偏移量， 在FDS相位寄存器中保持固定数据采样(FDQ时的相位偏移量， 用模式设定部表示以VDS和FDS哪个模式进行数据采样，根据上述模式设定部的设定值，选择在上述VDS相位寄存器以及FDS相位寄存器中的一方所设定的相位偏移量，根据所选择的上述相位偏移量，使输入时钟信号的相位偏移并作为采样时钟进行提{共。
11.根据权利要求10所记载的方法，其特征在于，还包括以下步骤 通过自动调谐寄存器设定是否执行FDS用的自动调谐，在由上述FDS自动调谐寄存器设定了 FDS自动调谐时，选择在FDS相位寄存器上所设定的相位偏移量，在初始化时通过调谐自动设定FDS用采样位置。
12.根据权利要求10所记载的方法，其特征在于，还包括以下步骤切换将内部时钟和使该内部时钟在外部延迟线经过延迟的外部时钟的哪个用作采样时钟。
13.根据权利要求10所记载的方法，其特征在于，上述接收数据是从SD卡所发送的数据。
全文摘要
本发明提供一种进行采样相位设定的主控制器、半导体装置以及方法。主控制器在VDS模式以及FDS模式下进行接收数据的采样，该主控制器包括保持VDS时的相位偏移量的VDS相位寄存器；保持FDS时的相位偏移量的FDS相位寄存器；表示以VDS和FDS哪个模式进行数据采样的模式设定部；依照上述模式设定部的设定值，选择在上述VDS以及FDS相位设定寄存器中的一方所设定的相位偏移量，并作为采样位置进行提供的采样位置设定部；以及依照上述偏移量，偏移输入时钟信号的相位并作为采样时钟进行提供的时钟相位偏移部。
文档编号G11C11/4093GK102385912SQ20111006768
公开日2012年3月21日 申请日期2011年3月21日 优先权日2010年8月31日
发明者村山正佳 申请人:株式会社东芝