专利名称：随机存取存储器、存储器元件以及存储器元件的操作方法
技术领域：
本发明涉及一种存储器元件，尤其涉及一种具有切断单元的存储器元件。
背景技术：
公知的存储元件例如随机存取存储器(SRAM)，在激活中会耗损能量，例如当存储器元件由于写入动作，由一数据存储模式切换至一可操作模式时，或者当耦接电源至存储器元件用以进入一写入辅助模式。耗损能量的原因在于虚拟电源(e.g.VDDI)以及接地 (e. g. VSSI)的电压被拉高至一操作电压，例如穿过存储器元件的位单元阵列耦接一较大的电位差，使得位单元可操作。当单元分别充电或放电至定义于电压VDD与VSS间的一较高电位时会消耗电力。主动电力消耗由耦接于VDDI与VSSI节点之间的整个电路的等效容值所决定，并且此等效容值于电源供应电压时进行充电。当公知的存储器元件由存储模式切换至操作模式时，存储器元件中全部的位单元阵列将切换至主动模式并且在转换为可操作时消耗电力，即使在实际上只有一列位单元为了更新数据或其他类似情况而需存取的状况下。因此造成切换模式时消耗大量电力以及维持在可操作模式时稳定的电力消耗。目前上述问题可通过区域输入/输出电路(LI0 circuit)选择欲供电的一主动存储区域加以改善。但一功能完整的区域输入/输出电路需要一般电路设计所不希望的大布局空间。因此，改善选择性充电以及供电的位单元的技术，将利于存储器元件的设计。
发明内容
为克服现有技术缺陷，本发明公开一种随机存取存储器，包括一单元阵列、至少一切断单元以及一个或多个电源开关。单元阵列具有多个位单元。至少一切断单元用以将单元阵列切分为一个或多个位单元阵列，其中切断单元用以分离一第一电压的连接以及一第二电压的连接。一个或多个电源开关电性耦接至位单元，其中电源开关用以控制单元阵列中已切分的每一上述位单元阵列与上述第一电压或上述第二电压的连接关系。本发明另外公开一种存储器元件，包括至少一控制电路、多个位线、至少一输入/ 输出阵列、一单元阵列、至少一切断单元、至少一切断单元以及一个或多个电源开关。至少一输入/输出阵列电性耦接至至少一控制电路。多个位线电性耦接至至少一输入/输出阵列。一单元阵列包括多个位单元，并且电性耦接至位线。至少一切断单元用以将单元阵列切分为一个或多个位单元阵列，其中至少一个切断单元分离在至少两个位单元阵列之间一第一电压的连接以及一第二电压的连接，以及一个或多个电源开关电性耦接至位单元。电源开关用以控制单元阵列中已切分的每一位单元阵列耦接至第一电压或第二电压的连接关系。至少一控制电路控制至少一输入/输出阵列，进行读取动作及/或写入动作。最后本发明公开一种操作存储器元件的操作方法，包括提供一存储器，存储器包括一单元阵列；提供至少一切断单元，用以将单元阵列切分为一个或多个位单元阵列，其中切断单元用以分离在至少两个位单元阵列之间一第一电压的连接以及一第二电压的连接；以及耦接单元阵列中已切分的至少一位单元阵列至第一或第二电压。本发明降低了从待机切换至可操作模式时的总主动电力的消耗。
图1为公知技术中的计算机扩充座示意图。第1图为本发明的一存储系统的方块图。第2图为本发明的一存储器的方块图。第3图为本发明的一存储器的部分布局图。第4图为本发明的另一存储器的布局图。第5图为本发明的一存储器的部分电路布局图。第6图为本发明的一存储器元件的架构、功能以及/或操作的流程图。其中，附图标记说明如下100 系统110 处理器元件115 存储器120 使用者界面元件125 存储器150 区域界面205 主要控制器220、225 区域控制电路230、235、240、245 解码器阵列292 区域解码器260、262、265、267、270、272、297、277 单元阵列297 电源开关280、282、285、287 区域输入/输出阵列290、295 输入输出阵列305 切断单元310、315、410、415、420、425 位单元阵列405 位单元430 字线597A、597B、597C、597D 电源开关600 流程图605-615 步骤BL、BLB、BL1_N、BLBl-N 位线WL 字线VDDI、VSSI、VDD、VCC、VSS、Vgnd 电压
具体实施例方式以下将详细讨论本发明各种实施例的制造及使用方法。然而值得注意的是，本发明所提供的许多可行的发明概念可实施在各种特定范围中。这些特定实施例仅用于举例说明本发明的制造及使用方法，但非用于限定本发明的范围。本发明存储器元件的设置在于降低存储器元件由一数据存储模式或者由一写入辅助模式切换至一可操作模式时的静态电力消耗、动态的电力消耗及噪声。上述模式的切换当一电位差或一增加的电位差施加于存储器元件的位单元上，而位单元由于固有存在的容值充电至施加的电位差电平，因而产生电力消耗。图1为系统100的方块图，系统100具有本发明所公开的一种存储器125，系统100 可为电脑的一种存储器架构。系统100包括一处理器元件110、一存储器115以及一个或多个使用者界面元件120，分别连接至一区域界面(local interface) 150 (例如一总线)。处理器元件110可包括任何定制化或商用的处理器、一中央处理器(CPU)、在各处理器之间与电脑相连的一辅助处理器(auxiliary processor)、一半导体微处理器(微晶片形式)或者一微处理器。—个或多个使用者界面元件120包括使用者(例如管理员)可与系统100互动的设备，其中系统100包括一服务电脑或相似的元件，而互动的设备可包括一般用以与电脑连接的设备，例如一键盘以及一鼠标。存储器115 —般包括多种程序(在软件或固件中)，其程序包含一作业系统(0/S) (无图示)。作业系统用以控制程序执行、提供排程、控制输入输出、文件与数据管理、存储器管理以及通信控制与相关服务。存储器115可包括任一个或组合的存储器125(例如随机存取存储器肌11、0肌11、31^^..等)以及非易失性存储器(例如只读存储器(ROM)、硬盘 (hard drive)、磁带(tape)、光盘(⑶ROM) · ·.等)(无图示)。关于存储器115的架构另外在第2-6图的说明中有更进一步的描述。图2为图1中存储器115的方块图。在此实施例中，存储器115可为易失性的存储器125，例如静态随机存取存储器(SRAM)。易失性的存储器125包括一主要控制器205， 主要控制器205用以传送信号至解码器阵列(DEC阵列)230、235、240、245以及区域控制电路(LCTRL) 220、225。一般而言，主要控制器205的功能为通过切换开关以及寻址功能控制易失性的存储器125的工作，例如包括读写功能、地址预先解码(用以选择一字线驱动器)、 晶片使能/去能功能、自我定时产生器以及经由输入/输出(1/0)阵列(10阵列)290、295 与其他元件沟通。区域控制电路220、225的功能为控制区域输入/输出(1/0)阵列(LI0 阵列)280、282、285以及观7，用以预先充电区域位线BL/BLB、写入路径栅以及使能感测放大器。区域控制电路220、225根据接收来自于主要控制器205的指示，导通或截止存储器的一单元阵列260、262、265、267、270、272、275、277。区域控制电路220,225经由区域输入/输出阵列观0、285与单元阵列沈0、沈5、270以及275进行沟通。输入/输出(1/0)阵列四0、295用以传送储存于单元阵列洸0、洸2、洸5、洸7、270、272、275以及277的数字信息到其他电子元件(例如处理器元件110以及/或使用者界面元件120)，或由其他电子元件接收储存于单元阵列沈0、沈2、沈5、沈7、270、272、275以及277的数字信息。区域输入/输出阵列观0、观2、观5、观7以及输入/输出阵列四0、295用以利于系统概观，在此不在赘述。易失性的存储器125更包括解码器阵列230、235、240以及M5，以便执行读写动作时促进易失性的存储器125的位单元405(第4图)工作。在此实施例中，解码器阵列MO包括一个或多个区域解码器四2，并且单元阵列275包括一个或多个电源开关四7。其他解码器阵列230、235、245也可包括区域解码器四2，以及其他单元阵列沈0、沈2、沈5、沈7、 270、272、277也可包括电源开关四7。区域解码器292可耦接电源开关四7，以及指示电源开关297将一第一电压或者一第二电压连接至单元阵列沈0、沈2、沈5、沈7、270、272以及 277。关于区域解码器四2以及电源开关297另外在图3_6的说明中有更进一步的描述。图3为图2的存储器115的部分电路图。如图所示，存储器115具有区域控制电路220、225、区域输入/输出阵列观5、观7以及单元阵列272、275。在本实施例中，区域输入/输出阵列285、287分别电性耦接至区域控制电路220、225。多个位线BL/BLB(例如后续图4以及图5中的BLl BLN与BLB 1 BLBN)电性耦接至区域输入/输出阵列观5、 287.区域控制电路220、225以及区域输入/输出阵列285、287可由任何其他控制电路以及任何其他输入/输出阵列俱以实施，并且不限于如图3所示的区域控制电路220、225以及任何其他输入/输出阵列观5、观7。单元阵列272、275电性耦接至多个位线BL/BLB。每一单元阵列272、275可由切断单元305切分为一个或多个位单元阵列310、315。在一实施例中，至少一切断单元305用以分离位于至少两个位单元阵列310、315之间的一第一电压(例如VDDI)的连接与一第二电压(例如VSSI)的连接。换句话说，切断单元305将多个位单元405切分为多个子集合 (subsets)(例如切分为两列的位单元阵列310、315)，使得位单元405 (图4)的子集合可区隔于其他子集合独立被供电。多个位线BL/BLB耦接至单元阵列272、275。电源开关四7电性耦接至位单元 405(如图4中所示)。单元阵列272、275中每一已切分的位单元阵列310、315由电源开关 297所控制，电源开关297将第一电压(例如VDDI)或者第二电压(例如VSSI)连接至已切分的以列排列的位单元阵列310、315。多个区域解码器292耦接电源开关四7以及指示电源开关297将第一电压(例如VDDI)或者第二电压(例如VSSI)连接至每一已切分的位单元阵列310、315。连接至电源开关四7的电源线以及地线在切断单元305两侧相邻或者邻近的位单元阵列310、315之间被切断单元305所切断。换言之，切断单元305切断位单元阵列310、315之间的电源线以及地线，使得较小的位单元阵列310、315可快速充放电以及降低电力消耗。图4是(图3中)电源开关297之间的(图2中)存储器115的布局图。位单元阵列可设置为以列排列的位单元阵列310、315或者以行排列的位单元阵列420、425，以列排列的位单元阵列310、315以及以行排列的位单元阵列420、425皆包括至少一位单元405。 以列排列的位单元阵列310、315可一起归类形成一组以行排列的位单元阵列410、415。同样地，以行排列的位单元阵列420、425可一起归类形成一组以行排列的位单元阵列420、 425。切断单元305可由位单元405的改质材料制成，由于位单元阵列310、315易受周
围布局图样(例如栅极、掺杂区......等)影响。一种解决此易受周围布局图样影响的方
式为设计切断单元305，使得切断单元305与相邻或邻近的位单元405具有相似的图样。切断单元305更包括字线(WL) 430连接至一低电压，用以截止位单元405中的一路径晶体管， 并且第一电压VDDI以及第二电压VSSI的金属线自切断单元305中被移除。两者择一或附加地，位单元405可设置为一个或多个以行排列的位单元阵列420、425。虽无图示但相似于第4图，一切断单元305可分离在单元阵列的至少两行的位单元阵列420、425的间一第一电压的连接或者一第二电压的连接。单元阵列中切分后的每一行的位单元阵列420、425由一个或多个电源开关297所控制，电源开关297将第一或第二电压连接至已切分的行的位单元阵列420、425。区域解码器292可耦接电源开关四7，以及指示电源开关297将第一或第二电压连接至切分后的每一行的位单元阵列420、425。图5为本发明另一实施例中存储器115的部分电路布局图。在此实施例中，区域解码器292可由反及栅(NAND gate)以及反相器构成。电源开关597A-597D在此结构中可将位单元405选择性地连接至四个不同的电压，例如VSS、Vgnd, VDD以及Vcc。电源开关 597A与597B可将位单元405连接至VSS或者Vgnd，而电源开关597C与597D可将位单元 405连接至VDD或者Vcc。如下所述为存储器115的一种工作范例。在一数据存储模式时， 位单元405的第二电压VSSI为Vgnd，而位单元405的第一电压VDDI为VDD。在一可操作模式(例如要求一工作电压的一执行写入动作或者写入辅助动作)时，位单元405的第二电压VSSI为VSS，而位单元405的第一电压VDDI为VDD或者VCC。图6为图1所示的存储器115的架构、功能及/或操作的流程图。流程图600如步骤605所示，首先提供一存储器115，其包括一单元阵列272、275。接着，存储器115提供至少一切断单元305用以切分单元阵列272、275为一个或多个位单元阵列310、315。切断单元305分离在至少两个位单元阵列310、315的间的一第一电压(例如VDDI)的连接以及一第二电压(例如VSSI)的连接，如步骤610所示。最后，如步骤615所示，存储器115的一个或多个电源开关297将单元阵列272以及275中至少一个已切分的位单元阵列310、 315连接至第一或者第二电压。关于电源开关四7的控制，区域控制电路220以及225可传送指示信号至区域解码器四2，用以指示控制电源开关297根据指示信号将第一电压或者第二电压耦接至已切分的至少一位单元阵列310、315。区域解码器292可传送控制信号至电源开关四7，用以根据控制信号指示电源开关四7，电源开关297控制单元阵列272以及275的每一已切分的位单元阵列310、315连接至第一或者第二电压。两者择一或附加地，步骤605的步骤可包括提供位单元阵列310、315，位单元阵列 310、315包括一个或多个列或行的位单元。步骤610的步骤可包括分离在单元阵列中至少两个列或行的位单元的间一第一电压的连接或者一第二电压的连接。由于区域控制电路 220,225可传送指示信号至区域解码器四2，区域控制电路220、225可指示电源开关297根据指示信号将第一或者第二电压连接至至少一已切分的以行或列排列的位单元阵列。区域解码器292可传送控制信号，用以指示电源开关297根据控制信号控制单元阵列中位单元的至少一已切分的列或行的位单元阵列连接至第一电压或者第二电压。存储器115的架构、操作以及功能的优点如前所述为区域解码器292可以选择列 (或行)位单元，使其自一存储模式切换至一可操作模式或者切换至一写入辅助模式。电源开关297可用以独立地或一组一组地对所选择的不同(位单元405的)子集合(例如以列排列的位单元阵列310、315)上的第一电压VDDI与第二电压VSSI进行充电/放电。由于第一电压VDDI或第二电压VSSI供应电压至位单元405的子集合，例如以列排列的位单元阵列310、315为位单元405的子集合具有较少的容值，相较于待机时将所有或者较大部分的存储器单元切换为可操作模式的安排，其降低了待机时切换至可操作模式的总主动电力的消耗。无存取的位保持在存储模式用以降低静态电力消耗。本发明的存储器元件包括一单元阵列，以及至少一切断单元用以切分单元阵列为位单元阵列，以及一个或多个电源开关电性耦接至位单元。在一实施例中，切断单元分离在至少两个位单元阵列之间一第一电压的连接以及一第二电压的连接，使得位单元阵列可通过电源开关选择耦接至第一或者第二电压。电压源开关控制单元阵列的每一已切分的位单元阵列连接至第一或者第二电压。在一既定时间单元被要求为可操作模式通过选择对应的导通电路，选择性的耦接于不同电位的电压，使得单元可操作。虽然本发明已以多个较佳实施例公开如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰。此外，本发明的范围不限定于现有或未来所发展的特定程序、机器、制造、物质的组合、功能、 方法或步骤，其实质上进行与依照本发明所述的实施例相同的功能或达成相同的结果。因此，本发明的保护范围当视所附的权利要求所界定的范围。此外，每个权利要求建构成一独立的实施例，且各种权利要求及实施例的组合皆介于本发明的范围内。
权利要求
1.一种随机存取存储器，包括 一单元阵列，具有多个位单元；至少一切断单元，用以将上述单元阵列切分为一个或多个位单元阵列，其中上述切断单元用以分离一第一电压的连接以及一第二电压的连接；以及一个或多个电源开关，电性耦接至上述位单元，其中上述电源开关用以控制上述单元阵列中已切分的每一上述位单元阵列与上述第一电压或上述第二电压的连接关系。
2.如权利要求1所述的随机存取存储器，更包括一区域解码器，耦接至上述电源开关， 其中上述区域解码器指示上述电源开关将上述第一电压或第二电压耦接至已切分的每一上述位单元阵列。
3.如权利要求1所述的随机存取存储器，其中上述位单元阵列包括一个或多个以行或列排列的位单元，并且上述至少一切断单元用以分离在上述单元阵列中至少两个上述以行或列排列的位单元阵列之间上述第一电压的连接或上述第二电压的连接，其中上述单元阵列中已切分的每一上述以行或列排列的位单元阵列由上述电源开关所控制，用以耦接上述第一或第二电压至已切分的上述以行或列排列的位单元阵列，并且上述随机存取存储器更包括一区域解码器，耦接至上述电源开关，其中上述区域解码器指示上述电源开关将上述第一电压或第二电压耦接至已切分的每一上述以行或列排列的位单元阵列。
4.如权利要求1所述的随机存取存储器，更包括 多个位线，耦接至上述单元阵列；至少一区域输入/输出阵列，耦接至上述位线；以及至少一区域控制电路，电性耦接至上述至少一区域输入/输出阵列。
5.一种存储器元件，包括 至少一控制电路；至少一输入/输出阵列，电性耦接至上述至少一控制电路； 多个位线，电性耦接至上述至少一输入/输出阵列； 一单元阵列，包括多个位单元，并且电性耦接至上述位线；至少一切断单元，用以将上述单元阵列切分为一个或多个位单元阵列，其中上述至少一切断单元用以分离在至少两个上述位单元阵列的间一第一电压的连接以及一第二电压的连接；以及一个或多个电源开关，电性耦接至上述位单元，其中上述电源开关用以控制上述单元阵列中已切分的每一上述位单元阵列耦接至上述第一电压或上述第二电压的连接关系，其中上述至少一控制电路控制上述至少一输入/输出阵列，进行读取动作及/或写入动作。
6.如权利要求5所述的存储器元件，更包括一区域解码器，耦接至上述电源开关，其中上述区域解码器指示上述电源开关将上述第一或第二电压耦接至已切分的每一上述位单元阵列。
7.如权利要求5所述的存储器元件，更包括一个或多个以行或列排列的位单元阵列， 并且上述至少一切断单元用以分离在上述单元阵列中至少两个上述以行或列排列的位单元阵列之间上述第一电压的连接或上述第二电压的连接，其中上述单元阵列中已切分的每一上述以行或列排列的位单元阵列由上述电源开关所控制，用以耦接上述第一或第二电压至已切分的上述以行或列排列的位单元阵列，以及一区域解码器，耦接至上述电源开关，其中上述区域解码器指示上述电源开关将上述第一或第二电压耦接至已切分的每一上述以行或列排列的位单元阵列。
8.一种操作存储器元件的操作方法，包括提供一存储器，上述存储器包括一单元阵列；提供至少一切断单元，用以将上述单元阵列切分为一个或多个位单元阵列，其中上述切断单元用以分离在至少两个上述位单元阵列之间一第一电压的连接以及一第二电压的连接；以及将上述单元阵列中已切分的至少一上述位单元阵列耦接至上述第一或第二电压。
9.如权利要求8所述的存储器元件的操作方法，更包括提供多个控制信号至一个或多个电源开关，用以根据上述控制信号控制上述单元阵列中已切分的每一上述位单元阵列耦接至上述第一电压或上述第二电压，以及提供一指示信号至一区域解码器，用以根据上述指示信号指示上述电源开关将上述第一或第二电压耦接至已切分的至少一上述位单元阵列。
10.如权利要求8所述的存储器元件的操作方法，其中上述位单元阵列包括一个或多个以行或列排列的位单元，并且上述至少一切断单元用以分离在上述单元阵列中至少两个上述以行或列排列的位单元阵列之间上述第一电压的连接或上述第二电压的连接。
11.如权利要求10所述的存储器元件的操作方法，更包括提供上述控制信号至上述一个或多个电源开关，用以根据上述控制信号控制上述单元阵列中已切分的至少一上述以行或列排列的位单元阵列耦接至上述第一电压或上述第二电压，以及提供一指示信号至一区域解码器，用以根据上述指示信号指示上述电源开关将上述第一或第二电压耦接至已切分的至少一上述以行或列排列的位单元阵列。
全文摘要
本发明涉及一种随机存取存储器，包括一单元阵列、至少一切断单元以及一个或多个电源开关。单元阵列具有多个位单元。至少一切断单元用以将单元阵列切分为一个或多个位单元阵列，其中切断单元用以分离一第一电压的连接以及一第二电压的连接。一个或多个电源开关电性耦接至位单元，其中电源开关用以控制单元阵列中已切分的每一上述位单元阵列与上述第一电压或上述第二电压的连接关系。本发明降低了从待机切换至可操作模式时的总主动电力的消耗。
文档编号G11C11/413GK102385915SQ20111009104
公开日2012年3月21日 申请日期2011年4月8日 优先权日2010年8月30日
发明者许国原, 邓儒杰, 陶昌雄 申请人:台湾积体电路制造股份有限公司