专利名称：存储器和灵敏放大器的制作方法
技术领域：
本发明涉及存储器电路，特别涉及一种存储器和灵敏放大器。
背景技术：
灵敏放大器(SA，Sense Amplifier)是存储器的一个重要组成部分，直接影响存储器的读取速度。灵敏放大器感应位线(bit-line)上的小信号变化并通过放大所述小信号变化来得到存储单元上储存的数据。在感应位线(bit-line)上的小信号变化前，灵敏放大器会将位线电压调整至固定值，以使位线电压尽快稳定，进而可在读取时感应到稳定的位线电流。图1是现有的一种存储器的灵敏放大器的电路图，包括预充电单元11、位线调整单元12、电流镜单元13、比较单元14、输出单元15和下拉单元16。在读取存储单元22前，预充电控制信号PRE为低电平，预充电单元11 (包括预充电晶体管mp)对数据线dl进行预充电，位线调整单元12 (包括可变增益放大器Al和调整晶体管m8)对位线bl进行预充电，即位线节点VD的电压随调整晶体管m8输入端的电压升高而被快速充电至高电平。当位线节点VD的电压升高至一预定值时，反馈节点VC的电压从高电平转为低电平，将调整晶体管m8关闭。 在读取存储单元22时，预充电控制信号PRE为高电平，由译码单元21选中的存储单元22的电流被读到位线节点VD上，调整晶体管m8处于不完全关断状态，其电流值被钳位到与位线bl的电流(位线电流)相同的值，位线电流经电流镜单元13的输入晶体管mr 和镜像晶体管m7，获得镜像电流Im7，比较单元14根据对镜像电流Im7与参考电流Iref进行比较的结果，对数据节点VF进行充电或放电，以此升高或降低数据节点VF的电压(数据电压)，输出单元15根据数据电压输出数据Sout为1或0。下拉单元16 (包括下拉晶体管 md)在预充电控制信号PRE为低电平时将数据节点VF的电压下拉至0。然而，如图1所示的灵敏放大器，位线调整单元12中调整晶体管m8的导通或者断开由可变增益放大器Al来控制，即所述可变增益放大器Al通过反馈位线节点VD的电压来控制所述调整晶体管m8的状态。那么，位线调整单元都必须分别包括可变增益放大器和调整晶体管，并且其中的可变增益放大器只能对应控制一个调整晶体管，由此导致电路中的电流损耗较大，相应地，存储器的整体功耗也比较大。
发明内容
本发明解决的问题是提供一种存储器和灵敏放大器，以有效地减小灵敏放大器中电流损耗以及存储器功耗过大的问题。为解决上述问题，本发明提供一种灵敏放大器，包括预充电单元，在位线预充电时，根据预充电控制信号对数据线节点进行充电；位线调整单元，在位线预充电时，由所述数据线节点对位线节点进行充电，在位线预充电后，输出位线电流；
所述位线调整单元包括电子开关、偏置电压生成单元，以及具有第一端、第二端和控制端的调整晶体管，所述电子开关，根据位线调整单元控制信号，在位线预充电时断开，在位线预充电后导通，所述位线调整单元控制信号与所述预充电控制信号相位相反；所述偏置电压生成单元，在所述电子开关断开时产生第一偏置电压信号，在所述电子开关导通时产生第二偏置电压信号；所述调整晶体管的第一端连接所述数据线节点，第二端连接所述位线节点，控制端接收所述偏置电压生成单元输出的偏置电压信号，所述调整晶体管在接收到第一偏置电压信号时导通，在接收到第二偏置电压信号时断开。可选的，所述偏置电压生成单元包括第一 PMOS管和第二 PMOS管，所述第一 PMOS 管的栅极接地，源极接电源，漏极连接所述第二 PMOS管的源极；所述第二 PMOS管的漏极接地，栅极作为所述偏置电压生成单元的输入端，连接所述电子开关的输出端。可选的，所述偏置电压生成单元还包括第三PMOS管，所述第三PMOS管的栅极接地，源极接电源，漏极连接所述第二 PMOS管的栅极。可选的，所述电子开关包括反相器、第一 NMOS管和第二 NMOS管，所述反相器接收所述位线调整单元控制信号，输出端连接所述第二 NMOS管的栅极；所述第二 NMOS管的源极耦接于所述第一NMOS管的漏极，漏极为所述电子开关的输出端；所述第一NMOS管的栅极与漏极相连，源极接地。可选的，所述电子开关还包括第四PMOS管，所述第四PMOS管的栅极连接所述反相器的输入端，源极连接所述第二 NMOS管的源极，漏极连接所述第一 NMOS管的漏极。本发明还提供一种包括以上任一项所述的灵敏放大器的存储器。与现有技术相比，上述技术方案具有以下优点1)控制调整晶体管导通或者断开状态的信号由偏置电压生成单元产生，不再依赖于位线节点上的电压，这样，偏置电压生成单元可以用于控制多个存储单元对应的调整晶体管，从而减小了电路中电流的损耗，进而降低了存储器的功耗；2)可以通过调整位线调整单元控制信号，使其有效地跟踪预充电控制信号，从而保证调整晶体管的工作过程(打开或者关闭)与预充电过程更相关。
图1是现有的一种存储器的灵敏放大器的电路图；图2是本发明灵敏放大器的一种实施例电路结构示意图；图3是本发明灵敏放大器的另一种实施例中位线调整单元的电路结构示意图。
具体实施例方式由前述分析可知，现有技术的灵敏放大器中位线调整单元包括可变增益放大器和调整晶体管，所述可变增益放大器产生的反馈电压只能控制一个调整晶体管的导通或者断开，这样的电路消耗了大量的电流，并导致存储器的功耗过大。而本发明的灵敏放大器中， 位线调整单元增加了电子开关和偏置电压生成单元，所述偏置电压生成单元生成的偏置信号能同时控制多个调整晶体管的导通或者断开，这样就减小了位线调整单元的电流损耗，进而降低了存储器的功耗。为使本发明 的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。参考图2，本发明灵敏放大器的一种实施例包括预充电单元11、位线调整单元 17、电流镜单元13、比较单元14、输出单元15和下拉单元16。图2还示出了存储器的译码单元21和存储单元22。预充电单元11，包括预充电晶体管mp，在位线预充电时(即预充电控制信号PRE 为低电平时)，对数据线dl进行预充电。所述预充电晶体管mp的栅极接收所述预充电控制信号PRE ；源极连接电源VDD ；漏极连接所述数据线节点VE (也可以说，连接数据线dl)，并输出数据线电压。位线调整单元17包括电子开关171、偏置电压生成单元172和调整晶体管m8。所述电子开关171，根据位线调整单元控制信号ENB，在位线预充电时断开，在位线预充电后导通，所述位线调整单元控制信号ENB与所述预充电控制信号PRE的相位相反；所述偏置电压生成单元172，根据所述电子开关171的导通或者断开状态，产生不同的偏置电压信号 SA_BIAS,具体地，在所述电子开关171断开时(位线预充电时)，所述偏置电压生成单元 172产生第一偏置电压信号(高电平信号)，在所述电子开关171导通时(位线预充电后)， 所述偏置电压生成单元172产生第二偏置电压信号(低电平信号)；所述调整晶体管m8的源极(或漏极)连接数据线节点VE，漏极(或源极)连接位线bl，控制端接收所述偏置电压信号SA_BIAS。 位线调整单元17，在位线预充电时(预充电控制信号PRE为低电平，位线调整单元控制信号ENB为高电平)，所述偏置电压生成单元172产生第一偏置电压信号，在所述第一偏置电压信号的控制下，所述调整晶体管m8导通，由所述预充电单元11输出的数据线电压调整位线bl的电压(位线电压)；在位线预充电后(预充电控制信号PRE为高电平，位线调整单元控制信号ENB为低电平)，所述偏置电压生成单元172产生第二偏置电压信号，在所述第二偏置电压信号的控制下，所述调整晶体管m8处于弱导通状态(或者说，不完全关断状态)，此时，译码单元21选中的存储单元22的电流被读到位线节点VD上，所述调整晶体管m8的电流值被钳位到与位线bl的电流(位线电流)相同的值，并将所述位线电流输出ο电流镜单元13，对位线调整单元17输出的位线电流进行镜像，获得镜像电流Im7。 电流镜单元13的输入端连接数据线节点VE，输出端连接数据节点VF。电流镜单元13包括栅极相连的输入晶体管mr和镜像晶体管m7，所述输入晶体管 mr和所述镜像晶体管m7的源极连接电源VDD ；所述输入晶体管mr的漏极连接数据线节点 VE，所述输入晶体管mr和镜像晶体管m7的栅极也连接数据线节点VE，用于输入位线电流； 所述镜像晶体管m7的漏极连接数据节点VF，用于输出镜像电流Im7。其中，所述输入晶体管 mr的漏极电压为数据线电压，所述镜像晶体管m7的漏极电压为数据电压。在位线预充电结束后(此时，预充电控制信号PRE为高电平)，位线调整单元17的调整晶体管m8的电流被钳位至位线电流，电流镜单元13的输入晶体管mr的电流与调整晶体管m2的电流相同，即等于位线电流。位线电流与镜像电流的比值为输入晶体管mr的沟道长宽比与镜像晶体管ml的沟道长宽比的比值。
比较单元14，比较电流镜单元13输出的镜像电流Im7与参考电流，在镜像电流 Iffl7大于参考电流时对数据节点VF进行充电，升高数据电压；在镜像电流Im7小于参考电流时对数据节点VF进行放电，降低数据电压。输 出单元15，基于数据节点VF上的数据电压输出对应的输出数据Sout。所述输出单元15包括反相器151和152，所述反相器151和152对接收的数据电压信号进行整形和放大，并最终输出数据Sout。下拉单元16，包括下拉晶体管md，在位线预充电时，将数据电压VF拉低至0。具体地，位线预充电时，预充电控制信号PRE为低电平，则其反相信号PRE即为高电平，此时下拉晶体管md导通，故而将数据电压VF的电压下拉至0。下面再结合附图对本发明灵敏放大器的位线调整单元做详细介绍。图3示出了本发明灵敏放大器的另一种实施例中位线调整单元的电路结构示意图。如图3所示，灵敏放大器的位线调整单元17包括电子开关171、偏置电压生成单元172 和调整晶体管m8。本实施例中，所述电子开关171包括反相器INVl、第一 NMOS管m4、第二 NMO管m5 和第四PMOS管m6，所述反相器INVl的输入端接收位线调整单元控制信号ENB，输出端连接所述第二 NMOS管m5的栅极；所述第一 NMOS管m4的源极接地，栅极与漏极相连，并连接所述第四PMOS管m6的漏极；所述第四PMOS管m6的栅极连接所述反相器INVl的输入端，源极连接所述第二 NMOS管m5的源极，所述第二 NMOS管m5漏极为所述电子开关171的输出端。所述偏置生成单元172，包括第一 PMOS管ml、第二 PMOS管m2和第三PMOS管m3， 所述第一 PMOS管ml和所述第三PMOS管m3的栅极共同连接于地，源极均连接电源VDD，所述第一 PMOS管ml的漏极连接所述第二 PMOS管m2的源极；所述第二 PMOS管m2的漏极接地，栅极连接所述第三PMOS管m3的漏极。其中所述第二 PMOS管m2的栅极作为偏置电压生成单元172的输入端，连接所述电子开关171的输出端；所述第二 PMOS管m2的源极作为偏置电压生成单元172的输出端，输出偏置电压信号SA_BIAS。所述调整晶体管m8包括连接数据线dl的第一端(源极或漏极)，连接位线bl的第二端(漏极或源极)，以及连接所述偏置电压生成单元172输出端的控制端(栅极)。上述公开的电子开关电路仅作为一种举例说明，不能用以限制本发明的内容。在其他实施方式中，所述电子开关171还可以包括其他电路连接方式，例如，所述电子开关 171包括反相器INVl、第一 NMOS管m4和第二 NMOS管m5，而不包括第四PMOS管m6，所述反相器INV1、第一 NMOS管m4和第二 NMOS管m5的连接方式与上述实施方式类似，只是第一 NMOS管m4的源极和漏极直接连接于第二 NMOS管m5的漏极上。再如，在其他实施例中，还可以用PMOS管来替代图3中所示的第一 NMOS管m4和第二 NMOS管m5，当然为保证仍然满足所述位线调整单元中电子开关的基本功能，还需对电路进行变形，此为本领域技术人员公知，本领域技术人员可在不违背本发明内容和精神的情况下做类似推广。下面结合图3对位线调整单元的工作原理做详细说明。位线预充电时，预充电控制信号PRE为低电平，那么与其相位相反的位线调整单元控制信号ENB则为高电平，经过反相器INVl后变为低，所述电子开关171中的第二 NMOS 管m5断开。此时，偏置电压生成单元172中的第一 PMOS管ml和第三PMOS管m3处于导通状态，第三PMOS管m3漏极的电压为高，第二 PMOS管m2的栅极电压也为高，所以第二 PMOS 管m2处于断开状态。此时，偏置电压信号SA_BIAS为高，进而使得调整晶体管m8导通，从而实现了数据线dl对位线bl的充电。 位线充电结束后(读取存储单元时)，预充电控制信号PRE变为高电平，那么与其相位相反的位线调整单元控制信号ENB则为低电平，经过反相器INVl后变为高，所述电子开关171中的第二 NMOS管m5导通，第一 NMOS管m4和第四PMOS管m6也导通。此时由于第一 NMOS管m4、第二 NMOS管m5和第四PMOS管m6的下拉作用使得第三PMOS管m3漏极的电压降低，所以第二 PMOS管m2栅极的电压降低。当第二 PMOS管m2的源极与栅极电压差大于其阈值电压时，第二 PMOS管m2导通。由于第二 PMOS管m2的下拉作用使得输出的偏置电压信号SA_BIAS变为低，此时的调整晶体管m8处于弱导通(或称为不完全关断)状态，调整晶体管m8的电流被钳位至位线电流。由上述分析可以看出，与现有技术的位线调整单元不同，控制调整晶体管m8导通或者断开状态的信号不再依赖于位线节点上的电压，而是由偏置电压生成单元172产生， 这样所述偏置电压生成单元172生成的偏置电压信号SA_BIAS就可以用于控制多个存储单元对应的调整晶体管，所以能减小电路中电流的损耗，进而降低存储器的功耗。本实施例中，所述偏置电压生成单元172还包括第三PMOS管m3，所述第三PMOS管 m3的作用在于调整第二 PMOS管m2的栅极电压，进而保证偏置电压信号SA_BIAS的电压比较稳定。如图3所示，偏置电压信号SA_BIAS的电压近似等于第二 PMOS管m2的阈值电压和第二 PMOS管m2的栅极电压之和。在实际应用中，所述第二 PMOS管m2和第三PMOS管m3 的阈值电压会受工艺或者温度的影响而发生偏移，由于第二 PMOS管m2和第三PMOS管m3 的晶体管类型相同，所以其阈值电压会随着工艺和温度的影响同时升高或者降低。这样，当第二 PMOS管m2和第三PMOS管m3的阈值电压同时升高后，第三PMOS管m3的导通电阻增大，导致第三PMOS管m3的漏极电压有所降低，即第二 PMOS管的栅极电压有所下降，由于所述第二 PMOS管m2的阈值电压有所上升，那么产生的偏置电压信号SA_BIAS的电压值相对稳定。进一步分析发现，通过调整晶体管ml至m6的宽长比可以使预充电结束后的位线电压处于一预设范围内，例如此预设范围为0. 55V 0. 83V。当位线电压处于此预设范围，对存储单元进行操作时，位线电流的偏差不大，并且存储速度快，存储器的功耗也比较小。与之对应的，如图1所示的现有技术的灵敏放大器，预充电结束后，位线电压的范围为 0. 4V 1. 2V。当位线电压为0. 4V左右时，存储器的速度慢；而当位线电压为1. 2V左右时， 存储器的功耗又比较大。由此可知，本实施例的灵敏放大器使得预充电结束后，位线上的电压更加受控，从而有效地减小了位线上的电流损耗，提高了存储器的速度。此外，所述偏置电压信号SA_BIAS受所述位线调整单元控制信号ENB的控制，而所述位线调整单元控制信号ENB与所述预充电控制信号PRE的时序相关，所以能跟踪所述预充电控制信号PRE。可以通过调整所述位线调整单元控制信号ENB的时序，以保证所述调整晶体管m8的打开或者关闭(工作过程)与预充电控制信号(预充电过程)更相关。进一步地，也可以通过调整所述位线调整单元控制信号ENB的时序，使预充电结束后位线上的电压处于预设的范围内(例如0. 55V 0. 83V)，从而减小位线上的电流损耗，提高存储器的速度。
本发明实施例还提供一种存储器，参照图2所示，包括译码单元21、存储单元22 和上述的灵敏放大器。虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所 限定的范围为准。
权利要求
1.一种灵敏放大器，包括预充电单元，在位线预充电时，根据预充电控制信号对数据线节点进行充电；位线调整单元，在位线预充电时，由所述数据线节点对位线节点进行充电，在位线预充电后，输出位线电流；其特征在于，所述位线调整单元包括电子开关、偏置电压生成单元，以及具有第一端、 第二端和控制端的调整晶体管，所述电子开关，根据位线调整单元控制信号，在位线预充电时断开，在位线预充电后导通，所述位线调整单元控制信号与所述预充电控制信号相位相反；所述偏置电压生成单元，在所述电子开关断开时产生第一偏置电压信号，在所述电子开关导通时产生第二偏置电压信号；所述调整晶体管的第一端连接所述数据线节点，第二端连接所述位线节点，控制端接收所述偏置电压生成单元输出的偏置电压信号，所述调整晶体管在接收到第一偏置电压信号时导通，在接收到第二偏置电压信号时断开。
2.如权利要求1所述的灵敏放大器，其特征在于，所述偏置电压生成单元包括第一 PMOS管和第二 PMOS管，所述第一 PMOS管的栅极接地，源极接电源，漏极连接所述第二 PMOS 管的源极；所述第二 PMOS管的漏极接地，栅极作为所述偏置电压生成单元的输入端，连接所述电子开关的输出端。
3.如权利要求2所述的灵敏放大器，其特征在于，所述偏置电压生成单元还包括第三 PMOS管，所述第三PMOS管的栅极接地，源极接电源，漏极连接所述第二 PMOS管的栅极。
4.如权利要求1所述的灵敏放大器，其特征在于，所述电子开关包括反相器、第一NMOS 管和第二 NMOS管，所述反相器接收所述位线调整单元控制信号，输出端连接所述第二 NMOS 管的栅极；所述第二 NMOS管的源极耦接于所述第一 NMOS管的漏极，漏极为所述电子开关的输出端；所述第一 NMOS管的栅极与漏极相连，源极接地。
5.如权利要求4所述的灵敏放大器，其特征在于，所述电子开关还包括第四PMOS管，所述第四PMOS管的栅极连接所述反相器的输入端，源极连接所述第二 NMOS管的源极，漏极连接所述第一 NMOS管的漏极。
6.一种存储器，其特征在于，包括权利要求1至5任一项所述的灵敏放大器。
全文摘要
一种存储器和灵敏放大器。所述灵敏放大器包括预充电单元和位线调整单元，所述位线调整单元包括电子开关、偏置电压生成单元和调整晶体管，所述电子开关，根据位线调整单元控制信号，在位线预充电时断开，在位线预充电后导通；所述偏置电压生成单元，在所述电子开关断开时产生第一偏置电压信号，在所述电子开关导通时产生第二偏置电压信号；所述调整晶体管在接收到第一偏置电压信号时导通，由数据线节点对位线节点充电，在接收到第二偏置电压信号时断开，输出位线电流。本发明可以减小电路中电流的损耗，降低存储器的功耗以及提高存储器的速度，并能有效地实现调整晶体管的工作过程与预充电过程更加相关。
文档编号G11C7/12GK102385900SQ201110254260
公开日2012年3月21日 申请日期2011年8月31日 优先权日2011年8月31日
发明者杨光军 申请人:上海宏力半导体制造有限公司