专利名称：页面擦除的非易失性半导体存储器的制作方法
页面擦除的非易失性半导体存储器本申请是申请号为200780020353. 6、申请日为2007年3月沈日、发明名称为“页面擦除的非易失性半导体存储器”的中国发明申请的分案申请。相关申请本申请要求申请日2006年3月四日提交的美国临时申请60/786897、申请日 2006年9月11日提交的美国临时申请60/843593和2007年3月8日提交的美国发明申请 11/715838的权益。以上申请的所有教导通过引用全部包括在本申请中。
背景技术：
移动电子设备(诸如数字照相机、便携式数字助手、便携式音频/视频播放器和移动终端)持续要求大容量的存储器，优选的是具有不断增加的容量和速度能力的非易失性存储器。例如，现有可用的音频播放器可以具有256M字节到40G字节的存储器用于存储音频/视频数据。由于数据需要在电力缺失时保持，优选诸如闪烁存储器和硬盘驱动器的非易失性存储器。目前，具有高密度的硬盘驱动器可以存储40到500G字节的数据，但相对而言体积较大。而闪烁存储器(也称为固态驱动器)由于其高的密度、非易失性和相对于硬盘驱动器较小的尺寸而流行。闪烁存储器技术基于EPROM和EEPROM技术。选择术语“闪烁”是由于不同于每一字节单独擦除的EEPR0M，其可以在同一时间擦除大量的存储器单元。本领域内的普通技术人员可以理解闪烁存储器可以被配置为或非、与非或者其它闪烁，其中与非闪烁由于其更为紧密的存储器阵列结构而在每给定区域具有更高的密度。为了进一步讨论， 所涉及到的闪烁存储器应该理解为任意类型的闪烁存储器。与非闪烁存储器的单元阵列结构包括η个可擦除块。每一块被分为m个可编程页面，用于说明包括η个可擦除块的示例与非闪烁存储器的单元阵列结构。在此例中，η = 2048。如
图1到图3中所示，每一块被分为m个可编程页面，其中，m = 64。图3中示出每一页面包括(j+k)字节(X8位)。在此例中，j = 2048并且k = 64。该页面被进一步分为j字节数据存储区域(数据域)和分开的k字节区域(空闲域)。 K字节区域通常用于错误管理功能。· 1个页面=(j+k)字节；· 1 块=m 个页面=(j+k)字节 *m ；·总的存储器阵列尺寸=η个块=(j+k)字节*m*n。在传统与非闪烁设备中，基于页面执行读取和编程操作，而基于块执行擦除操作。 所有的操作由命令驱动(参见三星的2( 与非闪烁规范dS_k9f2gXXu0m_reV10，其在此全部引入)。基于页面访问内部存储器阵列。在通过共用I/O引脚(1/00到1/07)写紧随以地址的READ命令到设备之后开始读操作。如图4所示，在少于tR(从闪烁阵列到页面寄存器的数据传输时间)的时间内，读出所选择页面内的2112字节的数据并传输到页面寄存器。 一旦2112字节的数据从单元阵列中的所选择页面被读出并传输到数据寄存器，该数据寄存器中的数据可以例如以每循环8位或者16位从该设备顺序读取。传统的存储器阵列基于页面编程。对于编程操作，紧随以地址和2112字节的输入数据的PROGRAM命令通过共用I/O引脚(1/00到1/07)发送到该设备。在输入数据载入循环期间，2112字节的数据被传输到数据寄存器，并且最终在少于tPR0M(页面编程时间)的时间内被编程到单元阵列的所选择页面，如图5所示。基于块来擦除存储器阵列。对于块擦除操作，紧随以块地址的BLOCK ERASE命令通过共用I/O引脚(1/00到1/07)被发送到该设备。如图6中所示，在少于tBERS(块擦除时间)的时间内，擦除12 字节的数据。参考与非闪烁规范(三星2( 与非ds_k9f2gXXu0m_ revlO)用于详细说明设备操作。如图7所示，与非单元串通常包括串联的一个串选择器晶体管71、i个存储器单元 72和一个接地选择晶体管73。根据处理技术每串的单元数量(i)可以不同，例如，每串8 个单元或者每串16个单元或者每串32个单元。在现有的90nm和70nm技术中，每串32个存储器单元较为普遍。此后，如图7所示，‘32’用于i。存储器单元栅极对应于字线0-31 (W/L0到W/L31)。串选择晶体管的栅极连接到串选择线(SSL)，而串选择晶体管的漏极连接到位线(B/L)。接地选择晶体管的栅极连接到接地选择线(GSL)，而接地选择晶体管的源极连接到公共电源线(CSL)。每一字线对应于页面，并且每一串对应于块。图8和图9示出每个与非单元串具有32个单元的块的物理结构。如图8中所示， 一个块中存在(j+k)*8个与非串。因此，单位块共具有(j+k)*8*32个单元。每一字线被限定为单位页面。图9中示出η个块。通常，通过福勒诺德海姆(Fowler-Nordheim，F-N)隧穿或者热电子注入来编程和擦除闪烁存储器单元。在与非闪烁存储器中，由F-N隧穿控制擦除和编程二者。以下的擦除和编程操作基于与非闪烁存储器。在擦除操作期间，单元的顶部极(top poly)(即，顶栅极)被偏置为Vss (接地)， 而单元的衬底被偏置为擦除电压Vers (例如，大约20v，由于从P-衬底到η+源极/漏极的结正向偏置，源极和漏极被自动偏置为Vers)。根据此擦除偏置条件，浮极(floating poly) (即浮栅极)中俘获的电子(电荷)如图10A所示通过隧道氧化物被发送到该衬底。如图 10B所示，所擦除单元的单元电压Vth为负值。换句话说，所擦除单元为导通晶体管(由OV 栅极偏置电压Vg正常导通)。相反，在编程操作期间，单元的顶部极(即，顶栅极)偏置为编程电压Vpgm(例如， 大约18v)，而单元的衬底、源极和漏极被偏置为Vss (接地)。根据此编程偏置条件，衬底中的电子(电荷)如图IlA所示通过隧道氧化物被注入浮极(S卩，浮栅极)。所编程单元的单元电压Vth如图IlB所示为正值。换句话说，所编程单元为截止晶体管(由OV栅极偏置电压Vg正常截止)。因此，通过双向(即，对称)F-N隧穿机制擦除和编程与非闪烁。一种公知的擦除方案如图12和13所示。图12中示出擦除操作期间的偏置条件。 P阱衬底被偏置到擦除电压Vers，而所选择块中的位线和公共电源线(CSL)通过SSL和GSL 晶体管的S/D 二极管被钳位为Vers-0. 6v。同时所选择块中的所有字线被偏置为0v，而串选择线(SSL)和接地选择线(GSL)被偏置为擦除电压Vers。从而，如上所述，由F-N隧穿擦除所选择块中的全部单元。由于基于块的擦除操作，必须防止具有相同P阱衬底的未选择块中的存储器单元的擦除(即擦除禁止)。图13示出对未选择块的擦除禁止方案·所选择块中的所有字线偏置为0V。·未选择块中的所有字线被偏置为Vers以由来自衬底的Vers补偿电场。表1示出在擦除操作期间由现有技术1用于所选择块和未选择块的偏置条件。表1.擦除期间的偏置条件-现有技术1
所选择块未选择块位线(B/L)钳位为Vers-0. 6V钳位为Vers-0. 6V串选择线(SSL)VersVers字线(W/LO-W/L31)OVVers接地选择线(GSL)VersVers公共电源线(CSL)钳位为Vers-0. 6V钳位为Vers-0. 6V衬底(袋(Pocket)P阱)VersVers 使用此擦除禁止方案，需要很长的总擦除时间将未选择块中的所有字线充电到擦除电压Vers。同时，由于充放电未选择块中的全部字线，使得功耗非常高。此外，由于存储器密度增加，使得擦除时间更长并且擦除操作期间的功耗更高。为了解决上述方法中的问题，提出了自升压擦除禁止方案(美国专利M73563)且该方案广泛用于与非闪烁存储器。对于所选择块，如图14所示，擦除偏置条件基本上和上面所述相同，除了 SSL和 GSL是浮置的而不是被偏置为Vers。为了防止在未选择块中的存储器单元的擦除，图15中示出擦除操作期间浮置未选择块中的所有字线。因此，当将擦除电压Vers施加到衬底时，通过该衬底和未选择块中的字线之间的电容耦合，未选择块中的所浮置字线被升压到接近于擦除电压Vers。(当单元阵列的衬底电压为Vers时，所浮置字线被升压到大约Vers的90% ；但是由衬底和字线之间的耦合比率确定所浮置字线上的所提升的电压电平)。未选择块中的字线上所提升的电压降低该衬底和字线之间的电场，由此可以防止未选择块中的存储器单元的擦除。·所选择块中的所有字线偏置为0V。·未选择块中的所有字线是浮置的。表2示出使用此方法的擦除期间的偏置条件。不需要施加擦除电压Vers到未选择块中的字线，由于未选择块中的全部字线不需要被偏置到Vers，因此该方法降低了擦除期间的功耗并且减少了擦除时间。表2.擦除期间的偏置条件-现有技术权利要求
1.一种具有η个块的非易失性存储器阵列的页面的擦除验证方法，每个块具有m个存储单元页面，η和m均为正整数，在所选择块中选择一个或多个页面，每个块具有衬底上的多个存储单元串和越过该串的m个字线，每个字线可操作地连接到m个存储单元页面中相应的一个，所述方法包括施加导致所选择的一个或多个页面的每个存储器单元仅在被擦除时导通的选择验证电压到对应于所选择的一个或多个页面的每个字线；施加导致未选择页面的每个存储器单元导通而与该未选择页面的每个存储单元的各自状态无关的未选择验证电压到对应于未选择页面的每个字线；并且读出每一串的状态，用于验证每个所选择字线的每个存储器单元的擦除。
2.根据权利要求1所述的方法，其中施加选择验证电压包括施加0伏到对应于所选择页面的每个字线。
3.根据权利要求1所述的方法，其中施加未选择验证电压包括施加读取电压到对应于未选择页面的每个字线。
4.根据权利要求1所述的方法，还包括连接每个串到公共电源线电压；和基于所选择字线的数量从多个电压电平中选择公共电源线电压的电平。
5.根据权利要求1所述的方法，还包括连接每个串到公共电源线电压；和从多个电压电平中选择公共电源线电压的电平，其中多个电压电平的数量大致小于m—lo
6.一种包括具有多个块的存储器阵列的非易失性存储器，每个块包括m个存储单元页面，m为正整数，衬底上的多个存储单元串，和越过该串的m个字线，每个字线可操作地连接到m个页面中相应的一个，施压器，用于施加选择验证电压到所选择块中的所擦除页面的字线，和施加未选择验证电压到所选择块中的非擦除页面的字线；以及传感器，用于读出该串的状态。
7.根据权利要求6所述的非易失性存储器，其中每个串可连接到公共电源线电压，该公共电源线电压的电平基于多个所擦除页面的数量从多个电压电平中进行选择。
8.根据权利要求7所述的非易失性存储器，其中如果多个所擦除页面的数量是1，则该公共电源线电压的电平被选择在大致在r = 0. 3至0. 5伏的范围内。
9.根据权利要求8所述的非易失性存储器，其中对于每个额外的所擦除页面，该公共电源线电压的所选择电平减小r/m。
10.根据权利要求8所述的非易失性存储器，其中该公共电源线电压的所选择电平随着多个所擦除页面的数量的增加而减小。
11.根据权利要求6所述的非易失性存储器，其中该施压器包括供压器，用于响应于地址指令来提供选择验证电压和未选择验证电压。
12.根据权利要求11所述的非易失性存储器，其中该供压器包括锁存器，用于响应于该地址指令来锁存逻辑条件。
13.根据权利要求12所述的非易失性存储器，其中该施压器还包括 导通晶体管，用于将选择验证电压导通到所擦除页面的字线。
14.根据权利要求6所述的非易失性存储器，其中该选择验证电压导致所选择的一个或多个页面的每个存储器单元仅在被擦除时导通且该未选择验证电压导致未选择页面的每个存储器单元导通而与该未选择页面的每个存储单元的各自状态无关。
15.一种具有衬底上的多个存储器单元串和越过所述串到存储器单元页面的字线的非易失性存储器阵列中的一个或者多个页面的擦除验证方法，所述方法包括施加导致每个存储器单元仅在被擦除时导通的选择验证电压到所选择块的多个所选择字线中的每一个；施加导致每个存储器单元导通而与状态无关的未选择验证电压到所选择块的多个未选择字线中的每一个；并且读出每个串的状态，用于验证每个所选择字线的每个存储器单元的擦除。
16.根据权利要求15所述的方法，其中，每一串连接到终端电压，基于所选择字线的数量，从多个电压电平的其中一个选择所述终端电压的电平。
17.一种非易失性存储器，包括存储器阵列，包括衬底上的多个存储器单元串和越过所述串到存储器单元页面的字线.一入 ，字线解码器，其施加选择验证电压到所选择块的多个所擦除页面的每个字线并且施加未选择验证电压到所选择块的多个非擦除页面的每个字线；和传感器，其读出所选择块的串的状态。
18.根据权利要求17所述的非易失性存储器，其中，每一串连接到终端电压，基于所选择字线的数量从多个电压电平的其中一个选择所述终端电压的电平。
19.根据权利要求17所述的非易失性存储器，其中，该选择验证电压导致每个存储器单元仅在被擦除时导通且该未选择验证电压导致每个存储器单元导通而与状态无关。
全文摘要
在非易失性半导体存储器中，可以擦除少于整块的一个或者多个页面。通过导通晶体管施加选择电压到多个所选择字线中的每一个并且通过导通晶体管施加未选择电压到所选择块的多个未选择字线中的每一个。衬底电压被施加到所选择块的衬底。可以施加公共选择电压到每一所选择字线并且施加公共未选择电压到每一未选择字线。选择和未选择电压可以被施加到选择块的任意字线。可以应用页面擦除验证操作到具有多个所擦除页面和多个未擦除页面的块。
文档编号G11C8/12GK102394099SQ20111027728
公开日2012年3月28日 申请日期2007年3月26日 优先权日2006年3月29日
发明者金镇祺 申请人:莫塞德技术公司